A regulator circuit includes a first stage, a second stage, and a boost circuit. The first stage includes a reference input and a feedback input, the feedback input configured to receive feedback from an output of the regulator circuit. The second stage is coupled to the first stage. The second stage includes an output transistor configured to drive the output of the regulator circuit. The boost circuit includes a first transistor configured to generate a bias current based on an output current of the output transistor. The boost circuit further includes a current-to-voltage converter configured to generate a bias voltage based on the bias current, and a capacitive element coupled between the current-to-voltage converter and a node of the first stage.
G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
G05F 1/595 - Dispositifs à semi-conducteurs connectés en série
2.
ELECTRONIC DEVICE AND A CIRCUIT INCLUDING A POWER TRANSISTOR
A circuit and an electronic device can include a first transistor, a second transistor, a third transistor, and a resistor. Each of the first and the second transistors can be an IGFET. Drains of the first and second transistors can be electrically coupled to each other, gates of the first and second transistors can be electrically coupled to each other, sources of the first and third transistors, and a first terminal of the resistor can be electrically coupled to one another, a source of the second transistor, a gate of the third transistor, and a second terminal of the resistor can be electrically coupled to one another, and a source of the third transistor and the second terminal of the resistor can be electrically coupled to each other. The circuit and electronic device can react more quickly to a short-circuit event, thus, increasing short circuit withstand time.
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
H01L 27/07 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive les composants ayant une région active en commun
3.
MULTI-MODE CONTROL METHOD FOR PFC SWITCHING POWER SUPPLY
A PFC controller for a PFC switching power supply is disclosed. The PFC controller includes a peak controller configured to receive a feedback signal that is indicative of input power provided to a downstream power converter. The peak current controller is configured to generate a first reference current signal, while a first multiplier generates a product signal by multiplying a reference sign with the first reference current signal. A second multiplier generates a second reference current based on the product signal and a voltage error signal. A current regulator generates a current regulation signal using the second reference current and a line current. A modulator is configured to regulate the output power produced by the PFC switching power supply using the current regulation signal.
H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont
4.
Image Sensor with Visible Light and Short Wave Infrared Detection
An image sensor pixel is provided that includes a semiconductor substrate having a front surface and a back surface, a photosensitive element formed in the front surface of the semiconductor substrate and configured to sense light in a first range of wavelengths, an interconnect stack formed on the front surface of the semiconductor substrate, and a phase change resistor formed in the interconnect stack and configured to sense light in a second range of wavelengths different than the first range of wavelengths. The phase change resistor can include phase change material embedded within one or more resonant cavities interposed between a transparent conductor and a reflective conductor in the interconnect stack. Incoming light can enter through the back surface of the substrate and can be reflected internally within the one or more resonant cavities, resulting in the generation of heat and causing the phase change material to conduct current.
A semiconductor device includes a body of semiconductor material and a trench within the body of semiconductor material. A stepped shield electrode is within the trench and includes a wide first portion and a narrower second portion below the first portion. A first dielectric separates the first portion from the body of semiconductor material. A second dielectric separates the second portion from the body of semiconductor material. A split gate electrode structure is within the trench and includes a first gate electrode proximate to a first side of the trench and second gate electrode proximate to a second side of the trench. A gate dielectric separates the first gate electrode from the body of semiconductor material and separates the second gate electrode from the body of semiconductor material. A third dielectric separates the stepped shield electrode from the first gate electrode and the second gate electrode.
Implementations of semiconductor packages may include: a first substrate having two or more die coupled to a first side, a clip coupled to each of the two or more die on the first substrate and a second substrate having two or more die coupled to a first side of the second substrate. A clip may be coupled to each of the two or more die on the second substrate. The package may include two or more spacers coupled to the first side of the first substrate and a lead frame between the first substrate and the second substrate and a molding compound. A second side of each of the first substrate and the second substrate may be exposed through the molding compound. A perimeter of the first substrate and a perimeter of the second substrate may not fully overlap when coupled through the two or more spacers.
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/367 - Refroidissement facilité par la forme du dispositif
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
7.
OPERATING MODE CONTROL TECHNIQUE FOR POWER FACTOR CORRECTION CIRCUITS
A power factor correction (PFC) control circuit includes a pulse-width modulation (PWM) circuit configured to control a switch of a switching power converter. The PFC control circuit further includes a mode control circuit configured to select a conduction mode from a plurality of conduction modes for the switching power converter based at least in part on an output power of the switching power converter and to control a beginning of a switching cycle of the switching power converter based on the selected conduction mode. In addition, the PFC control circuit includes a current regulation circuit configured to provide a regulation signal to the PWM circuit to regulate an average coil current of the switching power converter in each of the plurality of conduction modes.
A circuit includes a metal-oxide semiconductor field-effect transistor (MOSFET) having a gate, a source, and a drain. The circuit further includes a first inductor and a second inductor. The first inductor has a small inductance value that is less than a larger inductance value of the second inductor. The circuit further includes a switch configured to include the first inductor in a current path shared by a gate loop and a source loop of the MOSFET when the MOSFET is turning on, and to include the second inductor in the current path shared by the gate loop and the source loop when the MOSFET is turning off.
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
9.
ELECTRONIC DEVICE AND A CIRCUIT INCLUDING A POWER TRANSISTOR
A circuit (100) and an electronic device can include a first transistor (110), a second transistor (120), a third transistor (130), and a resistor (140). Each of the first and the second transistors can be an IGFET. Drains and gates of the first and second transistors can be electrically coupled to each other, sources of the first and third transistors, and a first terminal of the resistor can be electrically coupled to one another, a source of the second transistor, a gate of the third transistor, and a second terminal of the resistor can be electrically coupled to one another, and a source of the third transistor and the second terminal of the resistor can be electrically coupled to each other. The circuit and electronic device can react more quickly to a short-circuit event, thus, increasing short circuit withstand time.
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
A direct current-to-direct current (DC-DC) converter includes an output node that is connectable to a battery pack, a first set of power switches, an isolation circuit, and a second set of power switches connected to the isolation circuit. The second set of power switches is arranged in three switching pairs. The second and third switching pairs are connected in parallel, with the third switching pair connected to the output node. A boost capacitor is arranged in parallel with the second and third switching pairs. A bypass connection connects a power switch of the first switching pair directly to the output node.
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
A power factor correction (PFC) controller for a PFC switching power supply is disclosed. The PFC controller includes an AC sense terminal, a DC sense terminal, and a reference signal generator coupled to the AC sense terminal. The reference signal generator is configured to receive a divided reference signal generated based on a modified version of an AC input signal and generate a synthesized reference signal using information indicative of an amplitude and a frequency of the divided reference signal. The reference signal generator is further configured to select one of the divided and synthesized reference signals as an output reference signal based on a current amplitude of the divided reference signal. The PFC controller is configured to, based on the output reference signal and a DC voltage sensed on the DC sense terminal, regulate output power provided to a downstream power converter coupled to the PFC switching power supply.
A semiconductor device may include a plurality of single-photon avalanche diode (SPAD) pixels. The semiconductor device may be a backside device that includes a sensor wafer stacked with an integrated passive component (IPC) wafer. The sensor wafer may include the SPAD pixels in an array across the sensor wafer. The IPC wafer may include active microcells that include quench resistors and dummy microcells that omit or disconnect the quench resistors. The sensor wafer may be bonded to the IPC wafer through hybrid bonding. The regions with active microcells may form active areas of the semiconductor device, while the regions with dummy microcells may form inactive areas. In this way, the active areas and inactive areas of the semiconductor device may be configurable by adjusting the active and dummy microcells of the IPC wafer.
A power switching device is disclosed. The power switching device includes a cascode switching circuit comprising a normally-on transistor and a normally-off transistor provided in a cascode topology. The power switching device also includes a gate driver circuit configured to apply a positive bias voltage at a respective gate terminal of the normally-on transistor under a normal operating condition, and to apply a negative bias voltage at the respective gate terminal of the normally-on transistor under a short circuit condition.
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
Network interfaces and associated methods are provided to dynamically determine locally unique MAC addresses. A network node may include a network interface coupled to a host device, the network interface being configured to: broadcast a local claim message to all other nodes on a communications medium, the local claim message specifying a MAC address selected by the network interface; compare a transmit time of the local claim message to a transmit time of any remote claim message specifying the MAC address that is received before a predetermined interval has elapsed; and respond to any remote claim message specifying the MAC address that is received after the predetermined interval has elapsed by broadcasting an assert message specifying the MAC address.
An illustrative apparatus may include a partitioned leadframe including an inner leadframe portion and an outer leadframe portion. The inner leadframe portion may be at least partially surrounded by the outer leadframe portion and may be electrically isolated from the outer leadframe portion. The apparatus may further include a first die attached to the partitioned leadframe, a second die attached to the partitioned leadframe, and a molding material encapsulating the first die, the second die, and at least a portion of the partitioned leadframe. The molding material may be recessed between the inner leadframe portion and the outer leadframe portion so as to leave a cavity on a side of the partitioned leadframe opposite the first die. Corresponding apparatuses, and methods for constructing them are also disclosed.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
A device includes an open-drain driver, a comparator, and a digital logic circuit. The open-drain driver is operational to pull down and release a reset voltage on a reset line in response to an open drain enable signal. The comparator is operational to generate a comparison signal by comparing the reset voltage to an active threshold voltage. The digital logic circuit is operational to test a connection to the reset line. The test includes assertion of the open drain enable signal to pull down the reset voltage on the reset line, release of the open drain enable signal to float the reset voltage, and determine that the connection is one among good and failed in response to a change in the reset voltage relative to the active threshold voltage.
Implementations of semiconductor packages may include: a first substrate having two or more die coupled to a first side, a clip coupled to each of the two or more die on the first substrate and a second substrate having two or more die coupled to a first side of the second substrate. A clip may be coupled to each of the two or more die on the second substrate. The package may include two or more spacers coupled to the first side of the first substrate and a lead frame between the first substrate and the second substrate and a molding compound. A second side of each of the first substrate and the second substrate may be exposed through the molding compound. A perimeter of the first substrate and a perimeter of the second substrate may not fully overlap when coupled through the two or more spacers.
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/367 - Refroidissement facilité par la forme du dispositif
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
19.
JET IMPINGEMENT COOLING FOR HIGH POWER SEMICONDUCTOR DEVICES
A jet impingement cooling assembly for semiconductor devices includes a heat exchange base having an inlet chamber and an outlet chamber. An inlet connection may be in fluid connection with the inlet chamber, while an outlet connection may be in fluid connection with the outlet chamber. A jet plate may be coupled to the inlet chamber, and a jet pedestal may be formed on the jet plate and having a raised surface with a jet nozzle formed therein.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H01L 23/38 - Dispositifs de refroidissement utilisant l'effet Peltier
H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
20.
METHODS AND SYSTEMS OF LIGHT DETECTING AND RANGING
Light detecting and ranging. One example is a method of performing light detection and ranging (LIDAR), the method comprising: illuminating a scene along a first direction with first interrogating infrared, the illuminating results in first reflected infrared, the first reflected infrared reflected from a first object disposed within the scene; activating a plurality of pixels such that each pixel of the plurality of pixels is sensitive to the first reflected infrared during respective first activation periods; creating, by each pixel, a first signal that is proportional to a number of photons of the reflected infrared absorbed by each pixel, the creating results in a plurality of first signals; and estimating a distance to the first object based on an amplitude of at least one of the plurality of first signals.
G01S 17/18 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes à modulation d'impulsion interrompues dans lesquels des fenêtres en distance sont utilisées
G01S 7/4863 - Réseaux des détecteurs, p. ex. portes de transfert de charge
G01S 7/4865 - Mesure du temps de retard, p. ex. mesure du temps de vol ou de l'heure d'arrivée ou détermination de la position exacte d'un pic
An apparatus includes a ceramic substrate. A first metal layer is disposed on a first side of the ceramic substrate, and a second metal layer is disposed on a second side of the ceramic substrate. The second meta layer has an outer surface including a mechanical interlocking feature.
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
An apparatus (100) includes a ceramic substrate (110B). A first metal layer (110A) is disposed on a first side of the ceramic substrate, and a second metal layer (110C) is disposed on a second side of the ceramic substrate. The second meta layer has an outer surface including a mechanical interlocking feature (160).
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
C04B 37/02 - Liaison des articles céramiques cuits avec d'autres articles céramiques cuits ou d'autres articles, par chauffage avec des articles métalliques
A high-power telescoped transformer can be used to provide efficient power conversion in an electric vehicle (EV) fast charger. The telescoped transformer includes a pair of concentric toroidal magnetic cores, with a primary set of windings that wraps around both cores and a secondary set of windings that wraps around one of the cores. By using a shorter total length of wire for the windings, resistive power losses are reduced, compared with conventional transformer and inductance combinations. This also results in a reduced volume of the EV fast charger. Multiple transformer modules can be coupled in series to form a high power EV charger.
Implementations of a method of singulating silicon carbide may include in a plurality of X-direction die streets, irradiating with a laser beam focused at a focal point a first depth into the thickness in a predetermined number of X-passes to form a first modified region and a second modified region. The method may also in include irradiating in a Y-direction with the laser beam focused a focal point a second depth into the thickness in a predetermined number of Y-passes to form a first modified region and a second modified region. The method may include breaking first in the Y-direction and then in the X-direction along the plurality of X-direction die streets and the plurality of Y-direction die streets, respectively, using an anvil. The method also may include expanding a tape to separate a plurality of die from the silicon carbide substrate.
H01L 21/784 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs qui consistent chacun en un seul élément de circuit le substrat étant un corps semi-conducteur
B23K 26/53 - Travail par transmission du faisceau laser à travers ou dans la pièce à travailler pour modifier ou reformer le matériau dans la pièce à travailler, p. ex. pour faire des fissures d'amorce de rupture
26.
MULTI-FACED MOLDED SEMICONDUCTOR PACKAGE AND RELATED METHODS
Implementations of a method of forming a semiconductor package may include forming electrical contacts on a first side of a wafer, applying a photoresist layer to the first side of the wafer, patterning the photoresist layer, and etching notches into the first side of the wafer using the photoresist layer. The method may include applying a first mold compound into the notches and over the first side of the wafer, grinding a second side of the wafer opposite the first side of the wafer to the notches formed in the first side of the wafer, applying one of a second mold compound and a laminate resin to a second side of the wafer, and singulating the wafer into semiconductor packages. Six sides of a die included in each semiconductor package may be covered by one of the first mold compound, the second mold compound, and the laminate resin.
H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
27.
METHODS FOR SINGULATING SEMICONDUCTOR DIE FROM SILICON CARBIDE SUBSTRATES
Implementations of a method of singulating silicon carbide (2) may include in a plurality of X-direction die streets, irradiating with a laser beam (4) focused at a focal point a first depth into the thickness in a predetermined number of X-passes (88) to form a first modified region and a second modified region. The method may also include irradiating in a Y-direction (90) with the laser beam (4) focused a focal point a second depth into the thickness in a predetermined number of Y-passes to form a first modified region and a second modified region. The method may include breaking first in the Y-direction and then in the X-direction along the plurality of X-direction die streets and the plurality of Y-direction die streets, respectively, using an anvil (24). The method also may include expanding a tape (32) to separate a plurality of die from the silicon carbide substrate (2).
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 21/268 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée les radiations étant électromagnétiques, p. ex. des rayons laser
The technology relates to enhanced time gated imaging in a manner that provides high dynamic range (HDR) functionality to a time gated pixel. An overflow path is provided for an integration node of a time-gated pixel, so that when the integration node saturates the excess charge flows to a low gain capacitor, creating readout signals from the integration node and the low gain capacitor, in order to obtain an HDR signal. A method includes modulating reset and transfer signals for an image sensor to selectively cause time-gated charge to accumulate in a photosensitive region of the image sensor, where the time-gated charge corresponds to a selected distance range. Then the charge is transferred to a charge storage region, and a saturated portion of the accumulated charge in stored a capacitor of the image sensor element. An HDR image is constructed from read-out of the charge storage region and the capacitor.
H04N 25/59 - Commande de la gamme dynamique en commandant la quantité de charge stockable dans le pixel, p. ex. en modifiant le rapport de conversion de charge de la capacité du nœud flottant
H04N 25/532 - Commande du temps d'intégration en commandant des obturateurs globaux dans un capteur SSIS CMOS
H04N 25/65 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit appliqué au bruit de réinitialisation, p. ex. le bruit KTC lié aux structures CMOS par des techniques autres que le CDS
H04N 25/77 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs
H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
29.
METHODS FOR SINGULATING SEMICONDUCTOR DIE FROM SILICON CARBIDE SUBSTRATES
Implementations of a method of singulating silicon carbide may include providing a silicon carbide substrate including a thickness; in a plurality of X-direction die streets, irradiating the silicon carbide substrate with a laser beam at a focal point a depth into the thickness in a predetermined number of X-passes, each X-pass having a different laser spot diameter; and in a plurality of Y-direction die streets, irradiating the silicon carbide substrate in a Y-direction with the laser beam at a focal point a depth into the thickness in a predetermined number of Y-passes, each Y-pass having a different laser spot diameter. The method may include breaking the silicon carbide substrate first in the Y-direction and then in the X-direction using an anvil; and expanding a tape coupled to the silicon carbide substrate to separate a plurality of die from the silicon carbide substrate.
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
H01L 21/268 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée les radiations étant électromagnétiques, p. ex. des rayons laser
H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
Implementations of semiconductor packages may include one or more die coupled over a substrate, an electrically conductive spacer coupled over the substrate, and a clip coupled over and to the one or more die and the electrically conductive spacer. The clip may electrically couple the one or more die and the electrically conductive spacer.
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
31.
METHODS FOR SINGULATING SEMICONDUCTOR DIE FROM SILICON CARBIDE SUBSTRATES
Implementations of a method of singulating silicon carbide may include providing a silicon carbide substrate (2, 30) including a thickness; in a plurality of X-direction die streets, irradiating the silicon carbide substrate (2, 30) with a laser beam (4) at a focal point a depth into the thickness in a predetermined number of X-passes; and in a plurality of Y-direction die streets, irradiating the silicon carbide substrate (2, 30) in a Y-direction (90) with the laser beam (4) at a focal point a depth into the thickness in a predetermined number of Y-passes. The method may include breaking (50) the silicon carbide substrate (2, 30) first in the Y-direction (90) and then in the X-direction (88) using an anvil (54); and expanding a tape (32) coupled to the silicon carbide substrate (2, 30) to separate a plurality of die from the silicon carbide substrate (2, 30).
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
Implementations of a method of forming an interconnect may include providing a silicon carbide semiconductor substrate including a plurality of aluminum pads thereon, each pad surrounded by a passivation material and forming a barrier layer over the plurality of aluminum pads and the passivation material. The method may include forming a seed layer over the barrier layer; patterning a layer of photoresist with a plurality of openings exposing the plurality of aluminum pads; forming a copper layer over each of the aluminum pads by electroplating into each opening of the plurality of openings; and forming a nickel layer over the copper layer. The method may include forming one of a gold layer or a palladium layer over the nickel layer; removing the layer of photoresist; and etching the barrier layer and the seed layer to form a plurality of copper-containing interconnects.
A semiconductor power device may include a first power transistor configured to generate an output voltage. A semiconductor power device may include a second power transistor configured to receive an input voltage. The second power transistor is connected to the first power transistor in a cascode configuration. A semiconductor power device may include a voltage divider circuit connected to a gate terminal of the first power transistor and a source terminal of the second power transistor.
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
Implementations of a method of forming an interconnect may include providing a semiconductor substrate including a plurality of aluminum pads thereon, each pad surrounded by a passivation material; forming a barrier layer over the pads and the passivation material; and forming a seed layer over the barrier layer. The method may include patterning a layer of photoresist with a plurality of openings exposing the pads; forming a copper layer at least 18 microns thick over each of the pads by electroplating into each opening of the plurality of openings; and forming a nickel layer at least 5 microns thick over the copper layer. The method may include forming one of a gold layer or a palladium layer over the nickel layer; removing the layer of photoresist; etching the barrier layer and the seed layer to form a copper-containing interconnects; and bonding one of a ribbon bond or a bond wire.
A device may include a substrate including a first material stack and a second material stack disposed on the first material stack, the second material stack defining a cavity, the first material stack and the second material stack respectively including: at least one insulating material layer; and at least one conductive layer. A device may include a semiconductor die disposed in the cavity. A device may include a material enclosing the semiconductor die in the cavity.
H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
H10F 39/18 - Capteurs d’images à semi-conducteurs d’oxyde de métal complémentaire [CMOS]Capteurs d’images à matrice de photodiodes
A semiconductor power device (400) (300) (200) (100) may include a first power transistor (408) (308) (208) (108) configured to generate an output voltage. A semiconductor power device may include a second power transistor (410) (310) (210) (110) configured to receive an input voltage. The second power transistor is connected to the first power transistor in a cascode configuration. A semiconductor power device may include a voltage divider circuit (420) (320) (220) (120) connected to a gate terminal (105) of the first power transistor and a source terminal (109) of the second power transistor.
Image sensor pixels and methods for constructing the same. The image sensor pixel includes a first photodetector, a second photodetector, a first spectral router, and a second spectral router. The first spectral router is positioned above the first photodetector and the second photodetector. The first spectral router is configured to direct incident light in a first subset of a first color wavelength range to the first photodetector and direct incident light in a second subset of the first color wavelength range to the second photodetector. The second spectral router is positioned above the first spectral router. The second spectral router is configured to direct the incident light in the first subset and the second subset of the first color wavelength range to the first spectral router. The second spectral router is configured to direct incident light in a second color wavelength range to one or more neighboring image sensor pixels.
In a general aspect, a semiconductor device assembly includes a substrate having a patterned metal layer disposed thereon, a first semiconductor die, the first semiconductor die disposed on a first portion of the patterned metal layer, and a second semiconductor die disposed on the first portion of the patterned metal layer. The assembly also includes a first electrical connection electrically coupling a second portion of the patterned metal layer with the first semiconductor die. and a second electrical connection electrically coupling the second portion of the patterned metal layer with the second semiconductor die. The second electrical connection is substantially electrically balanced with the first electrical connection.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
An electronic device can include a substrate and a carrier accumulation region. In an implementation, the electronic device can further include a gap region, and a buried shield. The gap region is along a majority carrier flow path between substrate and the carrier accumulation region. In another implementation, the electronic device can further include a carrier distribution layer, a body region, and a body contact region. The body contact region has a second conductivity type and electrically couples the buried shield to the body region. The gap region can be along a majority carrier flow path between the carrier accumulation region and the carrier distribution layer. In a further implementation, the electronic device can include a gate member and an intermediate region between source regions. The gate member can include gate electrodes within gate trenches and an intermediate portion overlapping the intermediate region.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
40.
COPPER PAD INTERCONNECT SYSTEMS AND RELATED METHODS
Implementations of a semiconductor device may include an interconnect that may include a tantalum layer directly coupled with a first copper layer a titanium tungsten layer directly coupled with the first copper layer; a second copper layer coupled directly with the titanium tungsten layer; and a metal layer directly coupled to the second copper layer. The device may include a gate that may include a tantalum layer directly coupled with a first copper layer; a polyimide layer directly coupled over the first copper layer; a titanium tungsten layer directly coupled over the polyimide layer; a second copper layer coupled directly with the titanium tungsten layer; and a metal layer directly coupled to the second copper layer.
An electronic device can include a transistor structure including a carrier accumulation region (238), a buried shield (426, 5326), and a gap region (452, 5352). The transistor structure has a lateral dimension (2726) corresponding to how far the buried shield extends toward the gap region and a vertical dimension (2738) corresponding to the thickness of the carrier accumulation region. An aspect ratio can be the lateral dimension to the vertical dimension, wherein the aspect ratio is at least 1.5:1. A power transistor can have a buried shield-to-gap ratio that can be at least 2:1. The electronic device can include a link region (1626, 4126, 6426, 8726) that can electrically couple a body region (826) to the buried shield. A source region (836) can overlap at least part of the link region. A power transistor can withstand to short-circuit event longer time as compared to a conventional power transistor.
An electronic device can include a substrate (122) and a carrier accumulation region (228, 2046). In an implementation, the electronic device can further include a gap region (442, 1842), and a buried shield (452, 2052). The gap region is along a majority carrier flow path between substrate and the carrier accumulation region. In another implementation, the electronic device can further include a carrier distribution layer (226), a body region (232), and a body contact region (852, 1852). The body contact region has a second conductivity type and electrically couples the buried shield to the body region. The gap region can be along a majority carrier flow path between the carrier accumulation region and the carrier distribution layer. In a further implementation, the electronic device can include a gate member and an intermediate region (552, 1850) between source regions.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 21/336 - Transistors à effet de champ à grille isolée
43.
SINGLE-ENDED ANALOG-TO-DIGITAL CONVERTER INPUT STAGE WITH TRANSISTOR-BASED CAPACITANCE
An illustrative input stage for an analog-to-digital converter circuit is described herein. The input stage may include a first transistor of a first conductivity type connected between a first node and a second node; a second transistor of a second conductivity type connected between the first node and a third node; and a set of switches. The set of switches may be configured, when manipulated by a controller, to connect the first node to either an input node or a first output node, the second node to either a first reference node or a second output node, and the third node to either a second reference node or the second output node. Corresponding analog-to-digital conversion circuits and procedures making use of this input stage, as well as corresponding systems, circuitry, and methods, are also disclosed.
H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
44.
FIDUCIAL DESIGNS AND RELATED METHODS FOR WIRE BOND PATTERN RECOGNITION
Implementations of a semiconductor device may include a first die pad having a first metal layer thereon; and a fiducial for aligning to the semiconductor device, the fiducial including a portion including a photodefinable material formed over the first metal layer of the first die pad.
G03F 7/00 - Production par voie photomécanique, p. ex. photolithographique, de surfaces texturées, p. ex. surfaces impriméesMatériaux à cet effet, p. ex. comportant des photoréservesAppareillages spécialement adaptés à cet effet
H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
An electronic device can include a transistor structure including a carrier accumulation region, a buried region, and a gap region. The transistor structure has a lateral dimension corresponding to how far the buried region extends toward the gap region and a vertical dimension corresponding to the thickness of the carrier accumulation region. An aspect ratio can be the lateral dimension to the vertical dimension, wherein the aspect ratio is at least 1.5:1. A power transistor can have a buried shield-to-gap ratio that can be at least 2:1. The electronic device can include a link region that can electrically couple the body region to the buried shield. A source region can overlap at least part of the link region. A power transistor can withstand to short-circuit event for a relatively longer time as compared to a conventional power transistor.
An electronic device can include a buried shield and at least one gap region. In an implementation, a source region can include shallow and deep portions. A centerline through the gap region may pass through the shallow portion and not the deep portion. In the same or different implementation, the shallow portion can overlap the gap region, and the deep portion does not overlap the gap region. The electronic device can be designed to have a good balance between source contact resistance and BVDS. In a further implementation, the electronic device can include first and second gap regions. Lengths of the first and second gap regions can lie long lines that interest each other. The gap regions can be designed so that a gap region resistance may be within an order of magnitude of a channel resistance corresponding to channel regions of transistor structures within a power transistor.
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/00 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
47.
ELECTRONIC DEVICE INCLUDING A POWER TRANSISTOR INCLUDING A BURIED SHIELD AND A GAP REGION AND A PROCESS OF MAKING THE SAME
An electronic device can include a buried shield and a gap region. The electronic device can include a body contact region, a deep body region, or both. The deep body region can be spaced apart from the gap region and not cause RSP to decrease. A combination of the body contact region and the deep body region can form a terraced conductive structure to couple the buried shield and a source terminal to each other. In an implementation, the body contact region, the deep body region, or another p-type doped region can be spaced apart from a gate member by at least a minimum distance to improve long-term reliability of a gate dielectric layer. The minimum distance can be applied as a design rule when designing the electronic device.
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/00 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
48.
POWER MODULE PACKAGE FOR DIRECT COOLING MULTIPLE POWER MODULES
According to an aspect, a power module package includes a plurality of power modules including a first power module and a second power module, a plurality of heat sinks including a first heat sink coupled to the first power module and a second heat sink coupled to the second power module, and a module carrier coupled to the plurality of power modules, where the module carrier includes a first region defining a first heat-sink slot and a second region defining a second heat-sink slot. The first heat sink extends at least partially through the first heat-sink slot and the second heat sink extends at least partially through the second heat-sink slot. The power module package includes a housing coupled to the module carrier and a ring member located between the module carrier and the housing.
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/367 - Refroidissement facilité par la forme du dispositif
H01L 23/467 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de gaz, p. ex. d'air
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
49.
ELECTRONIC DEVICE INCLUDING A BURIED SHIELD AND A GAP REGION
An electronic device can include a buried shield (326) and at least one gap region (352). In an implementation, a source region can include shallow and deep portions (756 and 336). A centerline (852) through the gap region may pass through the shallow portion and not the deep portion. In the same or different implementation, the shallow portion can overlap the gap region, and the deep portion does not overlap the gap region. In a further implementation, the electronic device can include first and second gap regions (352). Lengths of the first and second gap regions can lie long lines that interest each other. The gap regions can be designed so that a gap region resistance may be within an order of magnitude of a channel resistance corresponding to channel regions of transistor structures within a power transistor.
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
50.
ELECTRONIC DEVICE INCLUDING A POWER TRANSISTOR INCLUDING A BURIED SHIELD AND A GAP REGION AND A PROCESS OF MAKING THE SAME
SPSP to decrease. A combination of the body contact region and the deep body region can form a terraced conductive structure to couple the buried shield and a source terminal to each other. In an implementation, the body contact region, the deep body region, or another p-type doped region can be spaced apart from a gate member (2930) by at least a minimum distance to improve long-term reliability of a gate dielectric layer (2814). The minimum distance can be applied as a design rule when designing the electronic device.
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe
Implementations of image sensor packages may include: an image sensor die including a first largest planar side and a second largest planar side; an optically transmissive cover including a first largest planar side and a second largest planar side where the second largest planar side coupled to the first largest planar side of the image sensor die using an adhesive; and a light block material that fully covers edges of the image sensor die located between the first largest planar side and the second largest planar side of the image sensor die and fully covers edges of the optically transmissive cover between the first largest planar side and the second largest planar side of the optically transmissive cover. The light block material may extend across a portion of the first largest planar side and second largest planar side of the optically transmissive cover.
H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
A position of a target is determined using a linear inductive position sensor that includes a target coil, an excitation coil, two sensors and a Vernier processor. The sensors each include two or more receive coils. The receive coils include multiple twisted loops. In the first sensor, the coils have a first period, with loops offset by first distance. In the second sensor, the coils have a second period, with loops offset by a second distance. The target coil width is a function of the first distance and the second distance. During operation, the coils output voltages in which third, fifth and/or seventh harmonics are cancelled. Based on the voltages, the sensors output respective first and second position signals, from which the Vernier processor calculates the target's position along an axis of the position sensor.
G01B 7/00 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques
G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile
53.
DRIVING SIGNAL-BASED REDUCTION OF GATE SWITCHING INSTABILITY FOR SEMICONDUCTOR POWER SWITCH
H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02P 27/08 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p. ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions
Described implementations provide wireless, surface mounting of at least two semiconductor die on die attach pads (DAPs) of the semiconductor package, where the at least two semiconductor die are electrically connected by a clip. A stress buffer layer may be provided on the clip, and a heatsink may be provided on the stress buffer layer. The heatsink may be secured with an external mold material.
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/367 - Refroidissement facilité par la forme du dispositif
Techniques are described for the use of moats for isolating and singulating semiconductor devices formed on a wafer. Described techniques use dielectric films, such as an oxide-nitride film, to coat moat surfaces and provide passivation. The dielectric films may form a junction with a metal contact layer, to reduce electrical overstress that may otherwise occur in the resulting semiconductor devices. To ensure coverage of the moat surfaces, spray coating of a positive photoresist may be used.
Semiconductor devices made by forming hard mask pillars on a surface of a substrate, forming sacrificial spacers on a first side of each hard mask pillar and a second side of each hard mask pillar. The open gaps may be formed between adjacent sacrificial spacers. The semiconductor devices may also be formed by etching the hard mask pillars to form pillar gaps, etching gate trenches into the substrate through the open gaps and the pillar gaps, forming a gate electrode within the gate trenches, implanting channels and sources in the substrate below the sacrificial spacers, forming an insulator layer around the sacrificial spacers, etching the sacrificial spacers to form contact trenches within the substrate, and filling the contact trenches with a conductive material to form contacts.
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
H01L 21/308 - Traitement chimique ou électrique, p. ex. gravure électrolytique en utilisant des masques
H01L 21/3213 - Gravure physique ou chimique des couches, p. ex. pour produire une couche avec une configuration donnée à partir d'une couche étendue déposée au préalable
H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
Implementations of a semiconductor package may include: a substrate, a case coupled to the substrate and a plurality of press-fit pins. The press-fit pins are molded into and fixedly coupled with the case. The pins are also electrically and mechanically coupled to the substrate.
H01L 23/053 - ConteneursScellements caractérisés par la forme le conteneur étant une structure creuse ayant une base isolante qui sert de support pour le corps semi-conducteur
H01L 21/52 - Montage des corps semi-conducteurs dans les conteneurs
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/498 - Connexions électriques sur des substrats isolants
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
58.
DRIVING SIGNAL-BASED REDUCTION OF GATE SWITCHING INSTABILITY FOR SEMICONDUCTOR POWER SWITCH
An electrical circuit is usable as part of an electric drive system having a direct current (DC) power supply, a DC link capacitor, and an inverter circuit for powering an electric machine. The electrical circuit includes a driver circuit connected to a gate terminal of a power switch, e.g., a silicon carbide power metal-oxide semiconductor field effect transistor (SiC power MOSFET). The power switch has a gate-to-source voltage responsive to a driving voltage, and a degradation interval during which the gate-to-source voltage increases from a relatively low voltage level below a threshold voltage toward a relatively high voltage level above the threshold voltage. The driver circuit is operable to shape a trajectory of the driving voltage over the degradation interval such that the driving voltage is non-linear across over a full duration of the degradation interval.
H03K 17/06 - Modifications pour assurer un état complètement conducteur
H03K 17/0412 - Modifications pour accélérer la commutation sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
Electric motor controller and related methods. One example is method of controlling an electric motor, the method comprising: calculating, by a motor controller, setpoint Q-D signals based on a setpoint speed signal, the setpoint Q-D signals represent setpoint position of a magnetic field relative to a rotor of the electric motor; serially sending, by the motor controller, the setpoint Q-D signals to a field-oriented controller disposed within a distinct packaging from the motor controller; converting, by the field-oriented controller, the setpoint Q-D signals to setpoint α-β signals that represent setpoint position of the magnetic field relative to A stator of the electric motor; transforming, by the field-oriented controller, the setpoint α-β signals into setpoint voltage signals; and gating, by the field-oriented controller, an inverter based on the setpoint voltage signals.
Implementations of a method of making a plurality of alignment marks on a wafer may include: providing a wafer including an alignment feature on a first side of the wafer. The method may include aligning the wafer using a camera focused on the first side of the wafer. The wafer may be aligned using the alignment feature on the first side of the die. The wafer may also include creating a plurality of alignment marks on a second side of the wafer through lasering, sawing, or scribing.
H01L 21/68 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le positionnement, l'orientation ou l'alignement
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
61.
ELECTRONIC DEVICE INCLUDING A SENSOR AND A METHOD OF USING THE SAME
In an aspect, an electronic device can include a first sensor adjacent to a first portion of a peripheral edge of a die, a first access transistor electrically coupled to the first sensor, a second sensor adjacent to a second portion of the peripheral edge, and a second access transistor electrically coupled to the second sensor. In another aspect, an electronic device can include an edge guard ring and a sensor electrically insulated from the edge guard ring. The edge guard ring can include a interconnect. At least a portion of the first sensor overlaps or underlaps a portion of the first interconnect. Testing can be performed by comparing the electrical parameters of two or more sensors or by comparing the electrical parameters of one sensor versus a reference value. Testing can be performed at nearly any time, including after the electronic device is installed in a system.
Image sensors and methods for fabricating image sensors. The method includes forming a first photoresist layer on a planarization layer. The method also includes performing a developing process to form a first hole above a bond pad. The method further includes performing a first dry etching process to form a first trench extending toward the bond pad. The method also includes forming an anti-reflective coating (ARC) layer on the planarization layer and along the first trench. The method further includes forming a second photoresist layer on the ARC layer and inside the first trench. The method also includes performing a developing process to form a second hole in extending from the ARC layer of the first trench to the top side of the image sensor. The method further includes performing a second dry etching process to form a second trench from the first trench to the bond pad.
In an aspect, a process can include bonding a carrier substrate to a first major surface of a donor substrate; generating a laser damage zone within the donor substrate; bonding a processing substrate to a second major surface of the donor substrate, wherein the second major surface is opposite the first major surface; and separating (1) the processing substrate and a device portion of the donor substrate and (2) the carrier substrate and a remaining portion of the donor substrate from each other. In another aspect, an electronic device can include a device portion of a SiC substrate, wherein the device portion includes at least part of an electronic circuit element. A processing substrate can be bonded the device portion, wherein the processing substrate can withstand processing conditions when fabricating the electronic device.
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
An illustrative sensor controller includes: a transmitter, a receiver, a time-of-flight circuit, and a phase shift circuit. The transmitter is configured to provide a drive signal to an ultrasonic sending transducer to generate an acoustic burst. The receiver is configured to receive a response signal from an ultrasonic receiving transducer. The time-of-flight circuit is configured to detect an arrival of the acoustic burst in the response signal and to measure a first time of flight associated with that arrival. The phase shift circuit is configured to measure a phase shift of the acoustic burst in the response signal and to determine a second time of flight corresponding to the phase shift.
G01F 1/667 - Dispositions de transducteurs pour les débitmètres à ultrasonsCircuits pour faire fonctionner les débitmètres à ultrasons
G01F 1/66 - Mesure du débit volumétrique ou du débit massique d'un fluide ou d'un matériau solide fluent, dans laquelle le fluide passe à travers un compteur par un écoulement continu en mesurant la fréquence, le déphasage, le temps de propagation d'ondes électromagnétiques ou d'autres types d'ondes, p. ex. en utilisant des débitmètres à ultrasons
G01F 23/2962 - Ondes acoustiques en mesurant le temps d’aller-retour des ondes réfléchies
65.
FLOW SENSOR, CONTROLLER, AND METHOD WITH CALIBRATION
An illustrative sensor controller includes: a transmitter, a first receiver, a second receiver, a propagation speed circuit, and a level circuit. The transmitter provides a drive signal to an ultrasonic sending transducer to generate an acoustic burst. The first receiver receives a first response signal from a first ultrasonic receiving transducer. The second receiver receives a second response signal from a second ultrasonic receiving transducer at a predetermined distance from the ultrasonic sending transducer. The propagation speed circuit is configured to detect a direct arrival of the acoustic burst in the second response signal and to measure a corresponding propagation speed. The level circuit detects a reflected arrival of the acoustic burst in the first response signal, measures a corresponding time of flight, and derives a fluid level based on the time of flight and the propagation speed.
G01F 1/667 - Dispositions de transducteurs pour les débitmètres à ultrasonsCircuits pour faire fonctionner les débitmètres à ultrasons
G01F 1/66 - Mesure du débit volumétrique ou du débit massique d'un fluide ou d'un matériau solide fluent, dans laquelle le fluide passe à travers un compteur par un écoulement continu en mesurant la fréquence, le déphasage, le temps de propagation d'ondes électromagnétiques ou d'autres types d'ondes, p. ex. en utilisant des débitmètres à ultrasons
G01M 3/24 - Examen de l'étanchéité des structures ou ouvrages vis-à-vis d'un fluide par utilisation d'un fluide ou en faisant le vide par détection de la présence du fluide à l'emplacement de la fuite en utilisant des vibrations infrasonores, sonores ou ultrasonores
A jet impingement cooling assembly for semiconductor devices includes an inlet chamber configured to receive an inlet fluid flow, and a jet plate having at least one jet nozzle formed therein and coupled to the inlet chamber, and positioned to direct the inlet fluid flow from the inlet chamber through the at least one jet nozzle to provide an impinging fluid flow. The jet impingement cooling assembly includes a heat exchange base configured to receive at least one semiconductor device with a frontside facing away from the inlet chamber and a backside facing the jet plate. The jet impingement cooling assembly includes an impingement layer having impingement surface structures formed thereon, and an outlet chamber positioned to receive the impinging fluid flow after the impinging fluid flow impinges on the impingement layer and the impingement surface structures, to thereby provide an outlet fluid flow.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
67.
SEMICONDUCTOR LEADFRAME PACKAGES AND RELATED METHODS
In implementations of a leadframe for a semiconductor package, the leadframe may include a die attach pad including a swag area; and one or more leads. The swag area may include an alternating pattern therein including at least two raised features, where each of the at least two raised features may be configured to support a clamping finger during a wirebonding process.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
Accordingly, there is disclosed herein host device and bus communication method that enables fast sensor device reinitialization that minimizes outage time associated with an unexpected device reset. In one illustrative embodiment, a bus master includes: a driver configured to drive a downlink signal on a bus signal line coupled to slave devices each with a dynamically-determined bus address; a receive buffer configured to sense an uplink signal on the bus signal line; and a controller coupled to the driver and the receive buffer, the controller being configured to implement a communication method via the bus signal line. The communication method includes: sending a query for a unique device identifier to a default bus address; and upon detecting a query timeout, initiating a data frame to collect time-division multiplexed data from the slave devices.
Illustrative test circuits and methods are provided for determining deadtime of a switched power supply (SPS) driver. The test circuit can be configured to couple a selected gate signal selected from a high side gate signal of a driver and a low side gate signal of the driver to an input of the driver via a feedback path that causes the selected gate signal to oscillate with a period indicative of propagation time delays of the driver from which a deadtime measurement can be determined. In some implementations, the test circuits and methods may be embodied as a built-in self-test module integrated into the controller chip for the SPS.
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
H03K 19/0185 - Dispositions pour le couplageDispositions pour l'interface utilisant uniquement des transistors à effet de champ
70.
JET IMPINGEMENT COOLING FOR HIGH POWER SEMICONDUCTOR DEVICES USING MONOLITHIC MICROSTRUCTURES
A jet impingement cooling assembly for semiconductor devices includes an inlet chamber to receive an inlet fluid flow, a jet plate having at least one jet nozzle, and positioned to direct the inlet fluid flow from the inlet chamber through the at least one jet nozzle to provide an impinging fluid flow, and a heat exchange base to receive at least one semiconductor device with a frontside facing away from the inlet chamber and a backside facing the jet plate. The jet impingement cooling assembly includes an impingement layer positioned between the at least one jet nozzle and the backside of the at least one semiconductor device to receive the impinging fluid flow, the impingement layer having impingement surface structures formed thereon, and an outlet chamber positioned to receive the impinging fluid flow after the impinging fluid flow impinges on the impingement layer and the impingement surface structures.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
An image sensor pixel is disclosed. The sensor pixel includes a photodiode and a diffraction structure. The photodiode includes an avalanche region, and may generate an initial charge carrier using a particular photon received on a first side of the photodiode, and generate an avalanche current in response to a generation, by the initial charge carrier via impact ionization, of multiple additional charge carriers in the avalanche region. The diffraction structure is coupled to a second side of the photodiode opposite the first side, and is configured to reflect a given photon that has passed through the photodiode without generating a corresponding charge carrier, back into the avalanche region.
H01L 31/0232 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails Éléments ou dispositions optiques associés au dispositif
H01L 31/107 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel fonctionnant en régime d'avalanche, p.ex. photodiode à avalanche
H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
H04N 23/16 - Dispositions optiques associées aux capteurs, p. ex. pour diviser des faisceaux ou pour corriger la couleur
72.
SYSTEM AND METHOD FOR BATTERY SELF DISCHARGE MONITORING
Monitoring a self-discharge resistance of a battery. Example embodiments include methods for monitoring a status of the battery, including: determining, based on a battery voltage and a battery current, a total energy loss in the battery through a plurality of charge cycles and a plurality of discharge cycles; determining an energy loss due to an internal resistance of the battery during the plurality of charge cycles and the plurality of discharge cycles; determining, based on a difference between the total energy loss and the energy loss due to the internal resistance of the battery, a self-discharge energy due to a self-discharge resistance of the battery; and generating, based on the self-discharge energy, a signal indicative of the self-discharge resistance of the battery
G01R 31/392 - Détermination du vieillissement ou de la dégradation de la batterie, p. ex. état de santé
G01R 19/10 - Mesure d'une somme, d'une différence, ou d'un rapport
G01R 31/36 - Dispositions pour le test, la mesure ou la surveillance de l’état électrique d’accumulateurs ou de batteries, p. ex. de la capacité ou de l’état de charge
G01R 31/374 - Dispositions pour le test, la mesure ou la surveillance de l’état électrique d’accumulateurs ou de batteries, p. ex. de la capacité ou de l’état de charge avec des moyens pour corriger la mesure en fonction de la température ou du vieillissement
G01R 31/3842 - Dispositions pour la surveillance de variables des batteries ou des accumulateurs, p. ex. état de charge combinant des mesures de tension et de courant
G01R 31/385 - Dispositions pour mesurer des variables des batteries ou des accumulateurs
G01R 31/389 - Mesure de l’impédance interne, de la conductance interne ou des variables similaires
Illustrative multi-component Hall effect sensors and sensing methods are suitable for embedding within integrated circuitry. One illustrative integrated circuit device includes: a substrate comprising a semiconductive body material with an upper surface; a focus contact on the upper surface that connects via an electrically isolated path to a embedded current focus within the body material; one or more distributed current contacts on the upper surface that operate in combination with the embedded current focus to form a distributed current flow through the body material; and an arrangement of sensing contacts on the upper surface to detect a set of voltages representing a Hall effect measurement for each three dimensional vector component of a magnetic field acting on the distributed current flow.
G01R 15/20 - Adaptations fournissant une isolation en tension ou en courant, p. ex. adaptations pour les réseaux à haute tension ou à courant fort utilisant des dispositifs galvano-magnétiques, p. ex. des dispositifs à effet Hall
A system such as an imaging system may include an illumination module. The illumination module may include a light source monitoring system. The light source monitoring system may sample a light source signal and aggregate the samples into data chunks. The light source monitoring system may selectively aggregate the data chunks to form groups of a monitoring time window. The light source monitoring system may detect a fault based on a value characterizing light source performance during the monitoring time window.
H05B 47/20 - Circuits pour faire fonctionner des sources lumineuses en général, c.-à-d. où le type de source lumineuse n'est pas important réagissant aux dysfonctionnements ou à la durée de fonctionnementCircuits pour faire fonctionner des sources lumineuses en général, c.-à-d. où le type de source lumineuse n'est pas important pour la protection
H04N 23/12 - Caméras ou modules de caméras comprenant des capteurs d'images électroniquesLeur commande pour générer des signaux d'image à partir de différentes longueurs d'onde avec un seul capteur
H04N 23/56 - Caméras ou modules de caméras comprenant des capteurs d'images électroniquesLeur commande munis de moyens d'éclairage
H04N 25/768 - Capteurs adressés, p. ex. capteurs MOS ou CMOS pour le report et l’intégration [TDI]
H05B 47/11 - Commande de la source lumineuse en réponse à des paramètres détectés en détectant la luminosité ou la température de couleur de la lumière ambiante
75.
VOLTAGE SCALING CURRENT LIMIT FOR MULISTAGE POWER CONVERTER
Systems for power conversion, and methods and controllers for operating a multistage power converter. The method includes generating a plurality of control signals to drive the multistage power converter to produce an output voltage based on a reference voltage. The method also includes determining a total current of the multistage power converter. The method further includes detecting that the total current of the multistage power converter is at or below an upper reliability threshold. The method also includes setting the reference voltage to a target operating voltage when the total current is at or below the upper reliability threshold. The method further includes detecting that the total current of the multistage power converter rises above the upper reliability threshold. The method also includes lowering the reference voltage from the target operating voltage to a lower operating voltage when the total current rises above the upper reliability threshold.
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
Ultrasonic sensors, sensor controllers, and sensor control methods are provided with self-cleaning functionality. An illustrative method includes: driving a piezoelectric transducer to generate a short acoustic burst for obstacle detection or distance measurement; obtaining a receive signal to monitor for reflections of the short acoustic burst; and operating to clean the sensor by driving the piezoelectric transducer to generate a long acoustic burst at a resonant frequency of the piezoelectric transducer. The method may be implemented by a sensor controller having a transmitter configured to drive the piezoelectric transducer, a receiver coupled to the piezoelectric transducer and a microphone to detect a reflection of the acoustic burst within a measurement interval associated with the acoustic burst; and a microcontroller configured to control a length of the acoustic burst. The sensor controller may be incorporated into a sensor that also includes a piezoelectric transducer and optionally includes one or more microphones.
According to an aspect, a power electronic module includes a substrate, a semiconductor die coupled to the substrate, and a clip member configured to secure the semiconductor die to the substrate, where the clip member includes a base portion having a surface coupled to the semiconductor die, an extender portion that extends from the base portion, where the extender portion includes a contact portion coupled to the substrate, and at least one protrusion that extends from the base portion or the extender portion.
Implementations of a semiconductor package may include a semiconductor die including a first side and a second side where the first side of the semiconductor die includes one or more electrical contacts; a layer of metal coupled to the second side of the semiconductor; and a stress balance structure coupled to one of the layer of metal or around the one or more electrical contacts.
H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
79.
ELECTRONIC DEVICE PACKAGING WITH GALVANIC ISOLATION
In a general aspect, an electronic device assembly can include a dielectric substrate having a first surface and a second surface opposite the first surface and a leadframe including a first leadframe portion including a first plurality of signal leads, and a second leadframe portion including a second plurality of signal leads. The substrate can be coupled with a subset of the first plurality of signal leads and a subset of the second plurality of signal leads. Signal leads of the first plurality, other than the subset of the first plurality of signal leads, can be spaced from the dielectric substrate. Signal leads of the second plurality, other than the subset of the second plurality of signal leads, can be spaced from the dielectric substrate. The assembly can further include one or more semiconductor die that are electrically coupled with the substrate and the leadframe portions.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
Implementations of methods of forming a plurality of semiconductor die may include forming a damage layer beneath a surface of a die street in a semiconductor substrate, singulating the semiconductor substrate along the die street into a plurality of semiconductor die, and removing one or more particulates in the die street after singulating through applying sonic energy to the plurality of semiconductor die.
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
B23K 26/00 - Travail par rayon laser, p. ex. soudage, découpage ou perçage
B23K 26/53 - Travail par transmission du faisceau laser à travers ou dans la pièce à travailler pour modifier ou reformer le matériau dans la pièce à travailler, p. ex. pour faire des fissures d'amorce de rupture
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/268 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée les radiations étant électromagnétiques, p. ex. des rayons laser
H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
81.
SEMICONDUCTOR PACKAGE STRESS BALANCE STRUCTURES AND RELATED METHODS
Implementations of a semiconductor package may include a semiconductor die including a first side and a second side where the first side of the semiconductor die includes one or more electrical contacts; a layer of metal coupled to the second side of the semiconductor; and a stress balance structure coupled to one of the layer of metal or around the one or more electrical contacts.
H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
Implementations of a semiconductor package may include one or more power semiconductor die included in a die module; a first heat sink directly coupled to one or more source pads of the die module; a second heat sink directly coupled to one or more drain pads of the die module; a gate contact coupled with one or more gate pads of the die module; and a coating coupled directly to the die module. The gate contact may be configured to extend through an immersion cooling enclosure.
H01L 23/44 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température le dispositif complet étant totalement immergé dans un fluide autre que l'air
H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
83.
A COMBINED SHORT-WAVELENGTH INFRARED AND VISIBLE LIGHT SENSOR
A sensor includes an array of optically active pixels disposed on a semiconductor die. The array of optically active pixels includes at least one pixel (P1) configured to detect short wavelength infrared radiation (SWIR), and at least one pixel (P2) configured to detect visible light incident on the sensor.
H10F 39/18 - Capteurs d’images à semi-conducteurs d’oxyde de métal complémentaire [CMOS]Capteurs d’images à matrice de photodiodes
B82Y 20/00 - Nano-optique, p. ex. optique quantique ou cristaux photoniques
H10F 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comprenant au moins un élément couvert par le groupe , p. ex. détecteurs de rayonnement comportant une matrice de photodiodes
An imager is configured for capturing short-wavelength infrared (SWIR) images. The imager includes an optical sensor die including a semiconductor substrate, at least one device fabricated in the semiconductor substrate, a layer of colloidal quantum dots (CQD) photodetectors disposed above of the semiconductor substrate, and an intermetal dielectric (IMD) layer disposed on a bottom surface of the semiconductor substrate. The IMD layer includes at least a metal level of a redistribution layer of the optical sensor die.
G03F 7/00 - Production par voie photomécanique, p. ex. photolithographique, de surfaces texturées, p. ex. surfaces impriméesMatériaux à cet effet, p. ex. comportant des photoréservesAppareillages spécialement adaptés à cet effet
85.
FAN-OUT WAFER LEVEL PACKAGING OF SEMICONDUCTOR DEVICES
In a general aspect, a fan-out wafer level package (FOWLP) can include a semiconductor die having an active surface, a backside surface, a plurality of side surfaces, each side surface of the plurality of side surfaces extending between the active surface and the backside surface, a plurality of conductive bumps disposed on the active surface, and an insulating layer disposed on a first portion of the active surface between the conductive bumps. The FOWLP can also include a molding compound encapsulating the backside surface, the plurality of side surfaces, and a second portion of the active surface between the conductive bumps and a perimeter edge of the active surface. The FOWLP can also include a signal distribution structure disposed on the conductive bumps, the insulating layer and the molding compound. The signal distribution structure can be configured to provide respective electrical connections to the plurality of conductive bumps.
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/498 - Connexions électriques sur des substrats isolants
86.
THERMAL MISMATCH REDUCTION IN SEMICONDUCTOR DEVICE MODULES
In some aspects, the techniques described herein relate to a semiconductor device assembly including: a direct-bonded-metal (DBM) substrate including: a ceramic layer; a first metal layer disposed on a first surface of the DBM substrate, the first metal layer having a uniform thickness; and a second metal layer disposed on a second surface of the DBM substrate opposite the first surface, the second metal layer including: a first portion having a first thickness; and a second portion having a second thickness, the second thickness being greater than the first thickness, the second portion of the second metal layer including a metal alloy having a coefficient of thermal expansion (CTE) in a range of 7 to 11 parts-per-million per degrees Celsius (ppm/° C.); and a semiconductor die having a first surface coupled with the second portion of the second metal layer.
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/498 - Connexions électriques sur des substrats isolants
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
87.
Imaging System with Rolling Shutter Readout and an Electronic Shutter
A system may include an image sensor, an electronic shutter, a light source, and a lens module. The imaging system may include control circuitry configured to selectively control one or more of the image sensor, the electronic shutter, and the light source. In particular, the electronic shutter may be controlled in synchronization with the image sensor. The electronic shutter may have a maximum transparency during a common time interval for all rows, while all of the rows of imaging pixels in the image sensor are integrating. The electronic shutter may have a minimum transparency while more than one but less than all of the plurality of rows of imaging pixels are integrating. Synchronizing the electronic shutter with the image sensor in this manner may achieve global shutter like performance with a rolling shutter image sensor.
An illustrative fault detection system may include an input node, a transport circuit, and a comparison circuit. The input node may electrically connect to a row driver that produces, on the input node, a row driver voltage having one of a plurality of analog voltage levels. The transport circuit may be configured to transport, when the row driver is selected from a plurality of row drivers, the row driver voltage to a monitoring node shared by a plurality of fault detection systems including the fault detection system. The comparison circuit may be shared by the plurality of fault detection systems and may be configured to generate a digital output by conditioning a voltage from the monitoring node, performing a comparison between the conditioned voltage and a reference voltage, and latching the digital output based on the comparison. Corresponding systems, integrated circuits, and methods are also disclosed.
A converter circuit may require sensing an average current as feedback for regulating the average current supplied to a load. Sensing the average current may be inaccurate due to the non-ideal behavior of devices in the converter circuit. The disclosed circuits and methods help to improve the accuracy of the sensed average current by ignoring portions of a PWM cycle. Some of the ignored portions are based on a peak threshold for a rising current of a PWM cycle and a valley threshold for a falling current of a PWM cycle. The peak threshold and the valley threshold may be adjusted to control the average current and the switching frequency of the converter circuit.
H05B 45/375 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de dévoltage
H02M 1/00 - Détails d'appareils pour transformation
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
H05B 45/325 - Modulation de la largeur des impulsions [PWM]
90.
NON-PLANAR SEMICONDUCTOR PACKAGING SYSTEMS AND RELATED METHODS
Implementations of a packaging system may include a wafer; and a curvature adjustment structure coupled thereto where the curvature adjustment structure may be configured to alter a curvature of a largest planar surface of the wafer.
H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
B21D 11/10 - Cintrage spécialement adapté à la fabrication d'objets déterminés, p. ex. de lames de ressort
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
Devices and methods are disclosed for facilitating faster switching of silicon-based and silicon carbide-based power transistors suitable for use in electric vehicles. The disclosed techniques can minimize the impact on turn-on and turn-off losses, while reducing gate voltage and drain voltage spikes during device switching. A fast/slow cell design incorporating shielded gate MOSFETs controls gate-to-drain capacitance and gate resistances to optimize suppression of voltage overshoot.
H03K 17/081 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
H01L 27/092 - Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
92.
HIGH DNAMIC RANGE OPTICAL SENSOR USING TRENCH CAPACITORS WITH SIDEWALL STRUCTURES
An optical sensor and included pixel circuits of an array of pixel circuits are described. Each pixel circuit may include a microlens, a color filter disposed adjacent the microlens, and an epitaxial substrate layer disposed adjacent the color filter opposite the microlens. An isolation trench may be formed in the epitaxial substrate layer to provide a trench capacitor for the pixel circuit, and having sidewalls with sidewall recesses formed therein that increase a surface area, and therefore a capacitance, of the trench capacitor.
A method of operating an image sensor having a pixel array is provided. The method can include outputting a row control signal to a row of pixels in the pixel array at a first time, sampling a first output signal from a first pixel in the row of pixels at a second time, and sampling a second output signal from a second pixel in the row of pixels at a third time after the second time. The row control signal can arrive at the first pixel in the row of pixels a first row propagation delay after the first time. The row control signal can arrive at the second pixel in the row of pixels a second row propagation delay after the first time. The difference between the second and third times may be equal to the difference between the first and second row propagation delays.
H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
H04N 25/441 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner en lisant partiellement une matrice de capteurs SSIS en lisant des pixels contigus dans des rangées ou des colonnes sélectionnées de la matrice, p. ex. par balayage entrelacé
H04N 25/76 - Capteurs adressés, p. ex. capteurs MOS ou CMOS
A high dynamic range (HDR) imaging system is disclosed in which the speed of digitizing and storing image data is increased by efficient signal management, without a need for additional resources. By managing the data transfer process in a successive approximation register (SAR) analog-to-digital converter (ADC) circuit, using techniques such as synchronization of control signals, multi-stage memory, and time-multiplexing, higher frame rates can be achieved without relying on increasing bandwidth with additional channels, or increasing power consumption or complexity of the imaging system.
H04N 25/771 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs comprenant des moyens de stockage autres que la diffusion flottante
H03M 1/38 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives
H04N 25/709 - Circuits de commande de l'alimentation électrique
H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
95.
FABRICATION METHOD FOR JFET WITH IMPLANT ISOLATION
Methods and semiconductor devices are provided. A vertical junction field effect transistor (JFET) includes a substrate, an active region having a plurality of semiconductor fins, a source metal layer on an upper surface of the fins, a source metal pad layer coupled to the semiconductor fins through the source metal layer, a gate region surrounding the semiconductor fins, and a body diode surrounding the gate region.
H10D 30/62 - Transistors à effet de champ à ailettes [FinFET]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 84/00 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si
H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement
Systems for power conversion, multistage power converters, and methods for operating multistage power converters. The system includes a multistage power converter and a controller. The multistage power converter includes a first stage circuit and a second stage circuit. The first stage circuit includes a first pair of field-effect transistors (FETs), a first output inductor, and a first capacitor coupled between the first pair of FETs. The second stage circuit includes a second pair of FETs, a second output inductor, and a second capacitor coupled between the second pair of FETs. During a first on-time, the controller is configured to turn on the first stage circuit and to couple the first capacitor's cathode terminal to the second capacitor's anode terminal. During a second on-time, the controller is configured to turn on the second stage circuit and to couple the second capacitor's cathode terminal to the first capacitor's anode terminal.
H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
97.
CURRENT-BASED BUILT-IN SELF-TEST FOR CIRCUIT COMPONENTS ARRANGED IN VARIED CONFIGURATIONS
A self-testing circuit may transmit a first test vector to a test block of a plurality of test blocks in the self-testing circuit. The first test vector may correspond to a first configuration for a set of components in the test block. The self-testing circuit may measure a first current drawn by the test block when the set of components is in the first configuration. The self-testing circuit may also transmit a second test vector to the test block, the second test vector corresponding to a second configuration for the set of components. The self-testing circuit may measure a second current drawn by the test block when the set of components is in the second configuration. Based on a comparison between the first and second currents, the self-testing circuit may detect a defect in the test block.
An optical sensor module includes a transparent lid spaced apart from an optical sensor die by a protective dam. The protective dam can be formed from an insulating material that blocks moisture and contaminants from reaching the optical sensor die. The protective dam can be formed as a notched or grooved recess that extends into the substrate at a designated singulation point and forms a support for the transparent lid. The transparent lid protects the optical sensor die while permitting light to pass through and reach the optical sensors. In some implementations, the optical sensor die is surrounded by an air cavity. A solder mask with a redistribution layer protects a lower surface of the substrate. The solder mask may wrap around the substrate, or a planar solder mask can be used.
H01L 31/02 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails
H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
A sensor subsystem is disclosed. The sensor subsystem includes a sensor coupled to an interface circuit. The sensor may generate a fine sensor signal and a coarse sensor signal based on a rotation of the sensor. The interface circuit may generate first and second absolute angle values based on the fine and coarse sensor signals, respectively. The interface circuit may additionally generate an output angle value using a difference between the first and second absolute angle values.
G01B 7/30 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour mesurer des angles ou des cônesDispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour tester l'alignement des axes
G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile
A semiconductor device module for use in high-power applications incorporates a lead frame and a wire bonding scheme designed to improve reliability and reduce cost. A combination of aluminum wire bonds and gold wire bonds can be used to connect dies of different sizes, formed on different substrates, or that use different bonding materials to a shared underlying structure. Instead of making direct connections between the dies, the different types of wire bonds can be coupled to an intermediate floating pad.
