Abrégé

In one general aspect, an apparatus can include a substrate having a semiconductor region, and a trench defined in the semiconductor region and having a sidewall. The apparatus can include a shield electrode disposed in the trench and insulated from the sidewall of the trench by a shield dielectric, the shield dielectric having a low-k dielectric portion and a high-k dielectric portion. The apparatus can include a gate electrode disposed in the trench and at least partially surrounded by a gate dielectric, and an inter-electrode dielectric disposed between the shield electrode and the gate electrode.

Classes IPC  ?

• H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
• H10D 30/01 - Fabrication ou traitement
• H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
• H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel

Abrégé

The technology involves providing illumination via an illumination module, which is perceivable by a person when the illumination module is operating in a first mode. The technology also involves the illumination module emitting a coded pattern when operating in a second mode. This can be done concurrently so that the person cannot perceive the coded pattern. This can involve coordinating a light emitting diode (LED) on/off frequency of the illumination module, along with an image sensor capture rate and exposure time. The coded pattern may be used to complement the information displayed to the person, aid in autonomous operation of a vehicle, identify environmental or other conditions to a computing device, or provide other technical benefits.

Classes IPC  ?

• G06K 7/10 - Méthodes ou dispositions pour la lecture de supports d'enregistrement par radiation électromagnétique, p. ex. lecture optiqueMéthodes ou dispositions pour la lecture de supports d'enregistrement par radiation corpusculaire
• G06K 7/14 - Méthodes ou dispositions pour la lecture de supports d'enregistrement par radiation électromagnétique, p. ex. lecture optiqueMéthodes ou dispositions pour la lecture de supports d'enregistrement par radiation corpusculaire utilisant la lumière sans sélection des longueurs d'onde, p. ex. lecture de la lumière blanche réfléchie

Abrégé

A system-in-package includes an interposer substrate having a first side and a second side opposite the first side, and a redistribution layer disposed on the first side. The redistribution layer includes a plurality of contact pads and a plurality of interconnections disposed on the first side. The plurality of interconnections is electrically connected to a plurality of terminals disposed on the second side opposite the first side. A first semiconductor die is disposed on the first side and electrically coupled to a first of the plurality of contact pads and a first of the plurality of interconnections disposed on the first side of the interposer substrate. A second semiconductor die is disposed on the first side. The second semiconductor die is electrically coupled to a second of the plurality of contact pads and a second of the plurality of interconnections disposed on the first side of the interposer substrate.

Classes IPC  ?

• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
• H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
• H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou

Abrégé

A power device includes a silicon carbide substrate. A gate is provided on a first side of the silicon carbide substrate. A graded channel includes a first region having a first dopant concentration and a second region having a second dopant concentration, the second dopant concentration being greater than the first dopant concentration.

Classes IPC  ?

• H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
• H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
• H10D 12/01 - Fabrication ou traitement
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

Abrégé

Implementations of a substrate may include a first side coupled with a first plurality of leads, the first side including a first set of spaced apart through holes therein; and a second side coupled with a second plurality of leads, the second side including a second set of spaced apart through holes therein. The first side may oppose the second side where a portion of a first set of edges of the first set of spaced apart through holes form a first set of wettable flanks for the first plurality of leads; and a portion of a second set of edges of the second set of spaced apart through holes form a second set of wettable flanks for the second plurality of leads.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

An image sensor device may include a semiconductor substrate, first and second image sensor pixels in the substrate, and a gradient-doped deep trench isolation (DTI) structure between the first and second image sensor pixels. The gradient-doped DTI structure may include at least two doped regions that extend from a rear surface of the semiconductor substrate to form a backside DTI structure. Light scattering structures may be formed in the rear surface and may be doped. The at least two doped regions may be etched and doped sequentially when the image sensor device is fabricated. Alternatively or additionally, a trench may be etched from a front surface of a semiconductor substrate, doped, and etched further into the semiconductor substrate to form a frontside DTI structure. The semiconductor substrate may be etched at the front surface, and the additional etching of the trench may eliminate or reduce pitting of the semiconductor substrate.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images

Abrégé

In general aspect, a module can include a substrate having a semiconductor circuit implemented thereon, and a negative power supply terminal electrically coupled with the semiconductor circuit via the substrate. The negative power supply terminal includes a connection tab arranged in a first plane. The module also includes a first positive power supply terminal electrically and a second positive power supply terminal that are coupled with the semiconductor circuit via the substrate. The first positive power supply terminal being laterally disposed from the negative power supply terminal, and including a connection tab arranged in the first plane. The second positive power supply terminal is laterally disposed from the negative power supply terminal and arranged in the first plane, such that the negative power supply terminal is disposed between the first positive power supply terminal and the second positive power supply terminal.

Classes IPC  ?

• H05K 1/02 - Circuits imprimés Détails
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
• H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés

Abrégé

Implementations of a method of designing a semiconductor device product may include selecting of at least one discrete device die at least one test condition; generating a product die and package configuration using a predictive modeling module and the at least one discrete device die; generating a graphic design system file with the product die configuration; generating a package bonding diagram with the graphic design system file; generating a product SPICE model corresponding with the product die configuration; generating one or more datasheet characteristics of a discrete device product with the product SPICE model; generating a product datasheet for the discrete device product using the graphic design system file, the package bonding diagram, and the one or more datasheet characteristics; and providing access to the graphic design system file, the package bonding diagram, the product SPICE model, and the product datasheet.

Classes IPC  ?

• G06F 30/31 - Saisie informatique, p. ex. éditeurs spécifiquement adaptés à la conception de circuits
• G06F 30/367 - Vérification de la conception, p. ex. par simulation, programme de simulation avec emphase de circuit intégré [SPICE], méthodes directes ou de relaxation
• G06F 30/392 - Conception de plans ou d’agencements, p. ex. partitionnement ou positionnement
• G06F 30/398 - Vérification ou optimisation de la conception, p. ex. par vérification des règles de conception [DRC], vérification de correspondance entre géométrie et schéma [LVS] ou par les méthodes à éléments finis [MEF]
• G06F 111/02 - CAO dans un environnement de réseau, p. ex. CAO coopérative ou simulation distribuée
• G06F 117/12 - Dimensionnement, p. ex. de transistors ou de portes
• G06F 119/08 - Analyse thermique ou optimisation thermique
• G06N 3/04 - Architecture, p. ex. topologie d'interconnexion
• G06N 3/08 - Méthodes d'apprentissage

Abrégé

A semiconductor device includes a first termination trench at a first edge region and a second termination trench at a second edge region. A first active trench extends from the first termination trench towards the second termination trench and terminates with a first tip region separated from the second termination trench by the termination mesa region. A second active trench extends from the second termination trench towards the first termination trench and terminates with a second tip region separated from the first termination trench by the termination mesa region. A first gate contact trench is connected to the first termination trench within the first edge region. A coupling trench is at a third edge region and is connected to the second termination trench, The coupling trench includes a corner portion that couples the coupling trench to the first gate contact trench.

Classes IPC  ?

• H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
• H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
• H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
• H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
• H01L 29/40 - Electrodes
• H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
• H01L 29/66 - Types de dispositifs semi-conducteurs

Abrégé

An illustrative network includes: n nodes coupled to a signal conductor, n being an integer greater than one; and a bus controller configured to transmit periodic pulses via the signal conductor, each pulse initiating a data transmission slot. Each of the multiple nodes has a node ID and is configured to determine which of the data transmission slots correspond to that node ID by: driving the signal conductor with a pulse representing a resynchronization request if n-1 consecutive data transmission slots are empty; and upon driving or detecting a pulse representing a resynchronization request, tracking a data transmission slot count that treats a first data transmission slot after a resynchronization request as the first data transmission slot in a series of frames each having n data transmission slots, each data transmission slot in the frame having a slot count that matches a respective one of the node IDs.

Classes IPC  ?

• H04L 7/08 - Commande de vitesse ou de phase au moyen de signaux de synchronisation les signaux de synchronisation revenant cycliquement
• H04L 7/04 - Commande de vitesse ou de phase au moyen de signaux de synchronisation
• H04L 12/40 - Réseaux à ligne bus

Abrégé

In a general aspect, a method of sintering a semiconductor device assembly having a surface projection includes applying sintering material to a die attach surface. The method also includes disposing a semiconductor die on the sintering material, the semiconductor die having a surface including a substantially planar portion and at least one projection extending from the substantially planar portion in a direction orthogonal to the surface. The method also includes disposing a film on the surface of the semiconductor die, the film including at least one spacer, where the film is disposed such that the at least one spacer contacts the substantially planar portion. The method also includes applying pressure to the film. The method also includes applying thermal energy at a first sintering temperature to sinter the semiconductor die to the die attach surface. The method also includes removing the film.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

Light detection and ranging (LIDAR) sensors, LIDAR systems, and methods for performing LIDAR. The LIDAR sensing includes a pixel array and a spectral router. The pixel array includes first, second, third, and fourth pixels arranged in a two-by-two grid. The spectral router is configured to route a first light with a first polarization to the first pixel. The spectral router is also configured to route a second light with a second polarization to the second pixel. The second polarization is about forty-five degrees greater than the first polarization. The spectral router is further configured to route a third light with a third polarization to the third pixel. The third polarization is orthogonal to the second polarization. The spectral router is also configured to route a fourth light with a fourth polarization to the fourth pixel. The fourth polarization is orthogonal to the first polarization.

Classes IPC  ?

• G01S 7/499 - Détails des systèmes correspondant aux groupes , , de systèmes selon le groupe utilisant des effets de polarisation
• G01S 7/48 - Détails des systèmes correspondant aux groupes , , de systèmes selon le groupe
• G01S 17/32 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes continues, soit modulées en amplitude, en fréquence ou en phase, soit non modulées
• G01S 17/86 - Combinaisons de systèmes lidar avec des systèmes autres que lidar, radar ou sonar, p. ex. avec des goniomètres
• G01S 17/931 - Systèmes lidar, spécialement adaptés pour des applications spécifiques pour prévenir les collisions de véhicules terrestres

Abrégé

A vertical fin-based field effect transistor (FinFET) device includes an array of FinFETs comprising a plurality of rows and columns of separated fins. Each of the separated fins has a length and a width measured laterally with respect to the length and includes a first fin tip disposed at a first end of the separated fin, a second fin tip disposed at a second end of the separated fin opposing the first end, a central region disposed between the first fin tip and the second fin tip and characterized by a first electrical conductivity, and a source contact electrically coupled to the central region. The first fin tip and the second fin tip are characterized by a second electrical conductivity less than the first electrical conductivity. The FinFET further includes a first gate region surrounding the first fin tip and a second gate region surrounding the second fin tip.

Classes IPC  ?

• H10D 84/83 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement de transistors FET à grille isolée [IGFET] uniquement
• C30B 29/40 - Composés AIII BV
• H10D 30/01 - Fabrication ou traitement
• H10D 30/62 - Transistors à effet de champ à ailettes [FinFET]
• H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
• H10D 84/01 - Fabrication ou traitement
• H10D 84/03 - Fabrication ou traitement caractérisés par l'utilisation de technologies basées sur les matériaux utilisant une technologie du groupe IV, p. ex. technologie au silicium ou au carbure de silicium [SiC]

Abrégé

A system may include a capacitor. The capacitor may include a first electrode, a second electrode, and an insulator between the first and second electrodes. The first electrode may have a peripheral edge that is laterally offset from a peripheral edge of the second electrode. The laterally offset peripheral edges of the first and second electrodes may be formed using a single-mask-based etch process.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images

Abrégé

A process of forming an electronic device can form an accumulation channel or an integrated diode by selective doping parts of a workpiece. In an embodiment, a doped region can be formed by implanting a sidewall of a body region. In another embodiment, a doped region can correspond to a remaining portion of a semiconductor layer after forming another doped region by implanting into a contact opening. The accumulation channel or the integrated diode can lower the barrier for a body diode turn-on. Reduced stored charge and QRR may be achieved, leading to lower switching losses.

Classes IPC  ?

• H10D 30/01 - Fabrication ou traitement
• H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
• H10D 64/01 - Fabrication ou traitement

Abrégé

In a general aspect, mechanisms for dual coupling of a semiconductor package assembly to a component includes a thermal dissipation appliance; a semiconductor package assembly bonded to the thermal dissipation appliance by a thermally conductive adhesive material; and at least one clamping tool mechanically coupled to the semiconductor package assembly and to the thermal dissipation appliance, the at least one clamping tool exerting a compressive force on the semiconductor package assembly to maintain an interface between the semiconductor package assembly and the thermal dissipation appliance.

Classes IPC  ?

• H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

Abrégé

A growth system is disclosed. The growth system may include a crucible at least partially enclosed by an insulation layer, a growth region located within the crucible and configured to hold a silicon carbide (SiC) seed crystal, a source-material region located within the crucible and configured to hold an SiC source material. The growth system may further include a barrier located within the crucible and configured to separate the source-material region and the growth region. In addition, the growth system may include a heating element located around the crucible and configured together with an opening in the insulation layer to provide a temperature gradient with a decreasing temperature in a direction from the source material toward the growth region. The growth system may also include a vent extending through the barrier from the source-material region to the growth region.

Classes IPC  ?

• C30B 23/00 - Croissance des monocristaux par condensation d'un matériau évaporé ou sublimé
• C30B 23/02 - Croissance d'une couche épitaxiale
• C30B 29/36 - Carbures

Abrégé

Implementations of a substrate may include a first set of tie bars; a second set of tie bars; and a plurality of leads coupled between the first set of tie bars and the second set of tie bars. The first set of tie bars may intersect with the second set of tie bars. Each intersection of the first set of tie bars and the second set of tie bars may be downset from the plurality of leads.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

Sensors may incorporate ultrasonic cleaning device controllers and methods to keep their exposed surfaces free from water, ice, and other adherent substances. One illustrative controller includes a driver configured to drive a transducer with a periodic waveform having voltage pulses and high impedance intervals repeating at a drive frequency. The controller may also include a receiver configured to measure a high impedance voltage of the transducer during the high impedance intervals. The controller may further include control logic configured to adjust the drive frequency using the high impedance voltage to track a resonance frequency of the transducer. Some implementations may use diagnostic bursts with lower voltage pulse magnitudes for tracking and cleaning bursts with higher voltage pulse magnitudes for cleaning. Duty cycle fading may be employed to prevent voltage overshoots after each burst.

Classes IPC  ?

• G02B 27/00 - Systèmes ou appareils optiques non prévus dans aucun des groupes ,
• B06B 1/02 - Procédés ou appareils pour produire des vibrations mécaniques de fréquence infrasonore, sonore ou ultrasonore utilisant l'énergie électrique
• B06B 1/06 - Procédés ou appareils pour produire des vibrations mécaniques de fréquence infrasonore, sonore ou ultrasonore utilisant l'énergie électrique fonctionnant par effet piézo-électrique ou par électrostriction
• B08B 3/12 - Nettoyage impliquant le contact avec un liquide avec traitement supplémentaire du liquide ou de l'objet en cours de nettoyage, p. ex. par la chaleur, par l'électricité ou par des vibrations par des vibrations soniques ou ultrasoniques

Abrégé

Systems, devices, and methods are described to protect isolation trench structures from charge damage during plasma-based BEOL deposition and etching steps. Devices and methods may include image sensors having array isolation trenches in an array portion of the image sensor substrate including a pixel array. A periphery portion of the substrate may include isolation trenches coupled with a metallization layer at a frontside of the substrate. The periphery portion may also include contacts between substrate segments and the metallization layer. The substrate and periphery trenches remain at the same potential during BEOL processing, reducing the risk of charge damage to the isolation trenches. In some embodiments, the periphery trenches may remain isolated from the array trenches until BEOL processing is complete, for example being coupled by conductive material after backside thinning. The array trenches may be coupled, through the periphery portion, for biasing in the completed image sensor.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images

Abrégé

A measurement circuit is disclosed. The measurement circuit may include a current source configured to provide a current to a drain terminal of a transistor. The measurement circuit may also include a voltage-measure circuit configured to measure a drain-to-source voltage of the transistor. The measurement circuit may further include a regulator circuit. The regulator circuit may be configured to receive from the voltage-measure circuit a voltage-measure signal indicative of the drain-to-source voltage of the transistor, and to regulate the gate-to-source voltage of the transistor based on the drain-to-source voltage of the transistor.

Classes IPC  ?

• G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
• G01R 19/25 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe utilisant une méthode de mesure numérique
• H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
• H02M 7/5387 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur dans une configuration en pont
• H02P 27/00 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation

Abrégé

A non-volatile memory (NVM) bit cell is disclosed. The NVM bit cell includes a first well region and a second well region. The NVM bit cell also includes an isolation trench between the first well region and the second well region. The isolation trench has a trench depth that is greater than a well depth of the first well region and the second well region. The NVM bit cell further includes a control gate formed in the first well region. In addition, the NVM bit cell includes a state transistor formed in the second well region. The state transistor has a floating-gate terminal coupled to a floating terminal of the control gate. The NVM bit cell also includes an access transistor formed in the second well region and coupled in series with the state transistor.

Classes IPC  ?

• H10B 41/30 - Dispositifs de mémoire morte reprogrammable électriquement [EEPROM] comprenant des grilles flottantes caractérisés par la région noyau de mémoire
• G11C 16/14 - Circuits pour effacer électriquement, p. ex. circuits de commutation de la tension d'effacement
• H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/788 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée à grille flottante
• H10B 41/10 - Dispositifs de mémoire morte reprogrammable électriquement [EEPROM] comprenant des grilles flottantes caractérisés par la configuration vue du dessus

Abrégé

Sensors may incorporate ultrasonic cleaning device controllers and methods to keep their exposed surfaces free from water, ice, and other adherent substances. One illustrative controller includes a driver configured to drive a transducer with a periodic waveform having voltage pulses. The illustrative controller further includes control logic that performs a diagnostic operation using the periodic waveform to determine a resonance frequency of the transducer and performs a cleaning operation using the periodic waveform with a voltage pulse magnitude that is larger than a voltage pulse magnitude used for the diagnostic operation. Some implementations may use high impedance voltage measurements to enable drive frequency adaptation during driving. Duty cycle fading may be employed to prevent voltage overshoots after each burst.

Classes IPC  ?

• B08B 7/02 - Nettoyage par des procédés non prévus dans une seule autre sous-classe ou un seul groupe de la présente sous-classe par distorsion, battage ou vibration de la surface à nettoyer
• G01N 29/12 - Analyse de solides en mesurant la fréquence ou la résonance des ondes acoustiques

Abrégé

Sensors may incorporate ultrasonic cleaning device controllers and methods to keep their exposed surfaces free from water, ice, and other adherent substances. One illustrative controller includes a driver configured to drive a transducer with a periodic waveform having voltage pulses and high impedance intervals at a duty cycle having an initial value. The illustrative controller further includes control logic configured to reduce the duty cycle of the periodic waveform to a pre-termination value before terminating the periodic waveform with a high impedance state. Some implementations may use diagnostic bursts with lower voltage pulse magnitudes for tracking and cleaning bursts with higher voltage pulse magnitudes for cleaning. Drive frequency adaptation may be performed based on high impedance voltage measurements during excitation of the transducer.

Classes IPC  ?

• B06B 1/02 - Procédés ou appareils pour produire des vibrations mécaniques de fréquence infrasonore, sonore ou ultrasonore utilisant l'énergie électrique
• B08B 7/02 - Nettoyage par des procédés non prévus dans une seule autre sous-classe ou un seul groupe de la présente sous-classe par distorsion, battage ou vibration de la surface à nettoyer
• B60S 1/56 - Nettoyage des pare-brise, fenêtres ou dispositifs optiques spécialement adaptés pour nettoyer d'autres parties ou dispositifs que les fenêtres avant ou les pare-brise

Abrégé

Implementations of a semiconductor package may include a die; a first pad and a second pad, the first pad and the second pad each including a first layer and a second layer where the second layer may be thicker than the first layer. At least a first conductor may be directly coupled to the second layer of the first pad; at least a second conductor may be directly coupled to the second layer of the second pad; and an organic material may cover at least the first side of the die. The at least first conductor and the at least second conductor extend through openings in the organic material where a spacing between the at least first conductor and the at least second conductor may be wider than a spacing between the second layer of the first pad and the second layer of the second pad.

Classes IPC  ?

• H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
• H01L 21/3065 - Gravure par plasmaGravure au moyen d'ions réactifs
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
• H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

Image sensor, imaging systems, and methods for imaging low energy photons. The image sensor includes an upconversion layer, an energy emitter, and a plurality of silicon photodetectors. The upconversion layer is configured to emit visible light in response to infrared light when electrons in the upconversion layer are charged to a metastable state. The energy emitter is configured to charge the electrons in the upconversion layer to the metastable state. The plurality of silicon photodetectors are positioned behind the upconversion layer and configured to detect the visible light emitted by the upconversion layer.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images
• H04N 25/10 - Circuits de capteurs d'images à l'état solide [capteurs SSIS]Leur commande pour transformer les différentes longueurs d'onde en signaux d'image
• H04N 25/76 - Capteurs adressés, p. ex. capteurs MOS ou CMOS

Abrégé

A memory cell is disclosed. The memory cell comprises a transistor. The transistor includes a gate, a drain region coupled to a drain terminal by one or more drain contacts, and a source region coupled to a source terminal by a source contact. A cumulative drain-contact area of the one or more drain contacts of the transistor is greater than a source-contact area of the transistor. Further a source-contact silicide is located between the source contact and the source region, and the source-contact silicide is configured to migrate into the source region in response to a programming current conducted through the drain region and the source region.

Classes IPC  ?

• H10B 20/25 - Dispositifs ROM programmable une seule fois, p. ex. utilisant des jonctions électriquement fusibles
• G11C 17/16 - Mémoires mortes programmables une seule foisMémoires semi-permanentes, p. ex. cartes d'information pouvant être replacées à la main dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p. ex. mémoires PROM utilisant des liaisons électriquement fusibles
• G11C 17/18 - Circuits auxiliaires, p. ex. pour l'écriture dans la mémoire

Abrégé

Switching power converters, and methods and control modules for operating same. At least one example is a method of operating a switching power converter, the method comprising: generating, by a regulator, a drive signal that is periodic, each period defining an on-time and an off-time; passing unchanged, by a transition controller, the drive signal to an electrically-controlled switch; and then responsive to a mode controller changing conduction modes of an inductor of the switching power converter, conveying with adjustments, by the transition controller, the drive signal to the electrically-controlled switch.

Classes IPC  ?

• H02M 1/12 - Dispositions de réduction des harmoniques d'une entrée ou d'une sortie en courant alternatif
• H02M 1/00 - Détails d'appareils pour transformation
• H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
• H02M 1/44 - Circuits ou dispositions pour corriger les interférences électromagnétiques dans les convertisseurs ou les onduleurs

Abrégé

Implementations of a semiconductor package may include one or more leads operatively coupled with one or more semiconductor devices; and a mold compound coupled to the one or more leads and exposing a flank of the one or more leads through a surface of the mold compound that may be oriented substantially perpendicularly to a longest length of the one or more leads. An exposed surface of the flank may be recessed into the surface of the mold compound. The exposed surface of the flank may include at least one curve.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

Implementations of a semiconductor package may include a semiconductor die including a first side and a second side, the first side of the semiconductor die including one or more electrical contacts; and an organic material covering at least the first side of the semiconductor die. Implementations may include where the one or more electrical contacts extend through one or more openings in the organic material; a metal-containing layer coupled to the one or more electrical contacts; and one or more slugs coupled to one of a first side of the semiconductor die, a second side of the semiconductor die, or both the first side of the semiconductor die and the second side of the semiconductor die.

Classes IPC  ?

• H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

Wake-up systems and wake-up methods for an external power source and interfaces for angular position sensors. The system includes a rotatable sensor and an interface circuit. The rotatable sensor is configured to generate a plurality of phase signals. The interface circuit is configured to generate a first rectified signal by rectifying a first phase signal of the plurality of phase signals. The interface circuit is also configured to generate a first integrated signal by integrating the first rectified signal. The interface circuit is further configured to generate a wake-up signal for the external power source based on the first integrated signal.

Classes IPC  ?

• H03K 5/24 - Circuits présentant plusieurs entrées et une sortie pour comparer des impulsions ou des trains d'impulsions entre eux en ce qui concerne certaines caractéristiques du signal d'entrée, p. ex. la pente, l'intégrale la caractéristique étant l'amplitude
• G01B 7/30 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour mesurer des angles ou des cônesDispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour tester l'alignement des axes
• H03K 17/56 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs

Abrégé

A cascode switching circuit is disclosed. The cascode switching circuit includes a cascode device comprising a JFET and a MOSFET coupled in a cascode topology. The cascode switching circuit further includes a gate driver having a gate-driver input configured to receive a switching input signal and a gate-driver output coupled to a gate of the MOSFET and configured to switch the MOSFET between a MOSFET ON-state and a MOSFET OFF-state based on the switching input signal. In addition, the cascode switching circuit includes a current source coupled between the gate-driver output and the gate of the JFET and configured to forward bias a gate-source junction of the JFET when the cascode device is in an ON-state.

Classes IPC  ?

• H03K 17/06 - Modifications pour assurer un état complètement conducteur
• H03K 17/08 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension
• H03K 17/081 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande
• H03K 17/12 - Modifications pour augmenter le courant commuté maximal admissible

Abrégé

Implementations of a silicon-in-insulator (SOI) semiconductor die may include a first largest planar surface, a second largest planar surface and a thickness between the first largest planar surface and the second largest planar surface; and one of a permanent die support structure, a temporary die support structure, or any combination thereof coupled to one of the first largest planar surface, the second largest planar surface, the thickness, or any combination thereof. The first largest planar surface, the second largest planar surface, and the thickness may be included through a silicon layer coupled to a insulative layer.

Classes IPC  ?

• H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

A substrate includes a base plate made of an insulating material, a first electrically conductive layer disposed on a first side of the base plate, and a second electrically conductive layer disposed on a second side of the base plate. The first electrically conductive layer has a stepped surface, the stepped surface including a plurality of steps at different heights above the base plate.

Classes IPC  ?

• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/495 - Cadres conducteurs

Abrégé

A power detector is disclosed. The power detector includes a primary-side sense circuit configured to generate a sense signal representative of an output voltage of a flyback converter. The power detector also includes a primary-side reference generator configured to generate a reference signal representative of an average output current of the flyback converter. The power detector further includes a primary-side power calculation circuit configured to generate an output-power signal in response to the sense signal and the reference signal.

Classes IPC  ?

• G01R 21/127 - Dispositions pour procéder aux mesures de la puissance ou du facteur de puissance en utilisant la modulation d'impulsions
• H02M 1/00 - Détails d'appareils pour transformation
• H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
• H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

Abrégé

Implementations of a semiconductor package may include two or more die, each of the two more die coupled to a metal layer at a drain of each of the two more die, the two or more die and each metal layer arranged in two parallel planes; a first interconnect layer coupled at a source of each of the two more die; a second interconnect layer coupled to a gate of each of the two or more die and to a gate package contact through one or more vias; and an encapsulant that encapsulates the two or more die and at least a portion of the first interconnect layer, each metal layer, and the second interconnect layer.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/495 - Cadres conducteurs
• H01L 23/52 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre

Abrégé

Global shutter image sensors, imaging systems, and methods for operating global shutter image sensor. The global shutter image sensor includes a pixel array and a controller. The pixel array includes a correction pixel and a plurality of image pixels positioned around the correction pixel. The correction pixel and each of the plurality of image pixels include a photodetector, a storage diode, and a frame transfer transistor. The photodetector is configured to accumulate charge in response to incident light. The frame transfer transistor is coupled between the photodetector and the storage diode. The first row driver coupled to the frame transfer transistor in each of the plurality of image pixels. The second row driver coupled to the frame transfer transistor in the correction pixel.

Classes IPC  ?

• H04N 25/532 - Commande du temps d'intégration en commandant des obturateurs globaux dans un capteur SSIS CMOS
• H04N 25/621 - Détection ou réduction du bruit dû aux charges excessives produites par l'exposition, p. ex. les bavures, les éblouissements, les images fantômes, la diaphonie ou les fuites entre les pixels pour la commande des éblouissements
• H04N 25/77 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs

Abrégé

A method of making a semiconductor device includes providing semiconductor region of a first conductivity type. A first region comprising the first conductivity type and a second dopant concentration greater than the first dopant concentration is provided within the region. The first region provides a JFET channel region for a JFET device. A second region comprising a second conductivity type is provided within the first region. The second region provides a body region for a MOSFET device and a gate region for the JFET device. The second region comprises a first portion and a second portion below the first portion. The second portion has a higher peak dopant concentration than the first portion. A third region comprising the first conductivity type is provided within and self-aligned to the second region. The third region provides a JFET source for the JFET device.

Classes IPC  ?

• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
• H10D 12/01 - Fabrication ou traitement
• H10D 30/66 - Transistors FET DMOS verticaux [VDMOS]
• H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

Abrégé

Silicon photomultiplier linearity using bias current. A silicon photomultiplier (SiPM) device includes: a single photon avalanche detector (SPAD) configured to selectively conduct an output current in response to detecting a photon; a current source defining a microcell supply node and configured to supply the output current to the microcell supply node; and at least one active device connected between the microcell supply node and the SPAD and configured to selectively conduct the output current therebetween. The current source has a first load capacitance at the microcell supply node, and the at least one active device has a second load capacitance. The SiPM device also includes a current regulator configured to conduct a precharge current from the microcell supply node to precharge each of the first load capacitance and the second load capacitance.

Classes IPC  ?

• G01S 7/481 - Caractéristiques de structure, p. ex. agencements d'éléments optiques
• G01S 17/931 - Systèmes lidar, spécialement adaptés pour des applications spécifiques pour prévenir les collisions de véhicules terrestres
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

Abrégé

A sensor package may include a radiation transmitting substrate. A sensor package may include a sensor module coupled to the radiation transmitting substrate via a material that positions the radiation transmitting substrate away from an active region of the radiation transmitting substrate. The sensor module includes an integrated circuit embedded into the sensor module. The sensor module includes a fan-out structure including a first end portion and a second end portion. The first end portion is coupled to the integrated circuit. The second end portion is coupled to a conductive component. A sensor package may include a substrate coupled to the sensor module.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images
• G01J 1/04 - Pièces optiques ou mécaniques
• G01J 1/44 - Circuits électriques
• G01S 7/03 - Détails de sous-ensembles HF spécialement adaptés à ceux-ci, p. ex. communs à l'émetteur et au récepteur

Abrégé

An illustrative die may include a first region and a second region that overlap in an overlap region, as well as an array of circuit elements arranged in a grid spanning the first region and the second region. An overlap set of circuit elements may include circuit elements from the array that are disposed in the overlap region. A first subset of this overlap set may receive a lithographic deposition of a first layer as the first layer is deposited to the first region using a first reticle aligned with the first region. A second subset of the overlap set may receive the lithographic deposition of the first layer as the first layer is deposited to the second region using a second reticle aligned with the second region. Corresponding methods, reticle sets, and systems are also disclosed.

Classes IPC  ?

• G03F 7/00 - Production par voie photomécanique, p. ex. photolithographique, de surfaces texturées, p. ex. surfaces impriméesMatériaux à cet effet, p. ex. comportant des photoréservesAppareillages spécialement adaptés à cet effet

Abrégé

A method is disclosed. The method includes receiving a sequence of encoded data packets, storing valid packets from the sequence of encoded data packets in a history buffer, and detecting an invalid packet in the sequence of encoded data packets. The method further includes comparing a template-data block preceding the invalid packet to a plurality of data blocks stored in the history buffer to identify a closest-matching data block in the history buffer. In addition, the method includes generating a replacement block based on a first data block following the closest-matching data block and storing the replacement block in place of the invalid packet in the history buffer. The method further includes decoding data, including the valid packets and the replacement block, with a decoder.

Classes IPC  ?

• G10L 19/005 - Correction d’erreurs induites par le canal de transmission, lorsqu’elles sont liées à l’algorithme de codage
• H04L 43/0829 - Perte de paquets
• H04L 65/80 - Dispositions, protocoles ou services dans les réseaux de communication de paquets de données pour prendre en charge les applications en temps réel en répondant à la qualité des services [QoS]
• H04W 24/04 - Configurations pour maintenir l'état de fonctionnement
• H04W 28/04 - Détection d’erreurs

Abrégé

A semiconductor device module may include a leadframe spacer that provides the functions of both a leadframe and a spacer, while enabling a double-sided cooling configuration. Such a leadframe spacer may include a leadframe surface that provides a die attach pad (DAP) that is shared by at least two semiconductor devices. The leadframe spacer may include at least one downset, where the semiconductor devices may be attached within a recess defined by the at least one downset. A first substrate may be connected to a first side of the leadframe. A second substrate may be connected to downset surfaces of the at least one downset, and positioned for further connection to the semiconductor devices in a double-sided assembly.

Classes IPC  ?

• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 21/52 - Montage des corps semi-conducteurs dans les conteneurs
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 23/495 - Cadres conducteurs
• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

Abrégé

An electronic fuse that includes a clamp circuit to enhance the protection provided by the electronic fuse. The clamp circuit can detect a short circuit condition quickly and transmit a trigger signal to a controller so that a power transistor of the electronic fuse can be turned-OFF before the current through the power transistor causes overheating or damage. The clamp circuit is a dedicated circuit for short-circuit detection that can work with other current control circuits of the electronic fuse. The clamp circuit does not increase the power consumed by the electronic fuse while not in the short circuit condition. The clamp circuit is small and fast because it can use low-voltage devices, even as high voltages are present at the input and output of the electronic fuse.

Classes IPC  ?

• H02H 3/087 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à une surcharge pour des systèmes à courant continu
• H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande

Abrégé

The technology involves imaging devices, such as image sensors and imaging systems, providing methods of performing parallel readout of two or more rows of image pixels of such devices. This includes a deinterleaving approach that exploits both row read interleaving and memory deinterleaving in order to reduce the memory requirement to convert the row read parallelism to a serialized row stream. Parallel readout can be applied to non-contiguous rows of pixels, including when subsampling or when two contiguous rows share floating diffusion. The process may include parallel row read deinterleaving of a stored image by performing time division multiplexing partial deinterleaving of selected rows when reading selected rows in parallel from a pixel array to order even rows of the selected rows sequentially and odd rows of the selected rows sequentially. A memory store can time-shift either the even or odd rows of the partially deinterleaved selected rows.

Classes IPC  ?

• H04N 25/767 - Lignes de lecture horizontales, multiplexeurs ou registres
• H04N 25/771 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs comprenant des moyens de stockage autres que la diffusion flottante
• H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N

Abrégé

Image sensors, imaging systems, and methods for constructing image sensors. The image sensor includes a pixel array. The pixel array includes a first photosensitive region, a second photosensitive region, a spectral router, and a spectral filter. The first photosensitive region is configured to detect visible light within a color wavelength range. The second photosensitive region includes a plurality of light scattering structures. The second photosensitive region is configured to detect infrared light. The spectral router is positioned over at least the first photosensitive region. The spectral router is configured to route the visible light within the color wavelength range to the first photosensitive region. The spectral router is also configured to route the infrared light to the second photosensitive region. The spectral filter is positioned over the spectral router. The spectral filter is configured to block visible light outside of the color wavelength range.

Classes IPC  ?

• H04N 25/131 - Agencement de matrices de filtres colorés [CFA]Mosaïques de filtres caractérisées par les caractéristiques spectrales des éléments filtrants comprenant des éléments laissant passer les longueurs d'onde infrarouges
• H04N 23/11 - Caméras ou modules de caméras comprenant des capteurs d'images électroniquesLeur commande pour générer des signaux d'image à partir de différentes longueurs d'onde pour générer des signaux d'image à partir de longueurs d'onde de lumière visible et infrarouge

Abrégé

The technology employs colloidal quantum dots (CQDs), in which a CQD layer is arranged over an array of SiPM microcells of an image sensor for an imaging module. Separate biases are applied to the CQD layer and to the microcell array. A method includes biasing the CQD layer of an imaging module at a first voltage, and biasing an array of photomultiplier microcells at a second voltage. Upon receiving a photon, the CQD layer generates a charge in response. The charge moves from the CQD layer into the array, where at least one photomultiplier microcell amplifies the charge. A signal from the imaging module is then output according to the amplified charge. This approach can significantly increase photon detection efficiency of an imaging element, which can be employed in a wide variety of applications such as lidar, medical imaging, and night vision or for other low-light imaging situations.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images
• B82Y 20/00 - Nano-optique, p. ex. optique quantique ou cristaux photoniques

Abrégé

An assembly includes a conductive surface. The conductive surface includes an area with a hydrophilic surface. The hydrophilic surface is prepared by plasma cleaning. A semiconductor die is disposed on the hydrophilic surface. A coupling layer made of an adhesive material bonds the semiconductor die to the hydrophilic surface. The coupling layer fills a gap between the semiconductor die and the hydrophilic surface.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Produits et services

Semiconductors; integrated circuits; microchips; microprocessors; sensors, namely, image sensors, image signal processors, ultrasonic sensors, photodetectors, touch sensors, ambient light sensors, temperature sensors, motion sensors, infrared sensors, and sensors for determining position; semiconductor parts, namely, semiconductor packaging; semiconductor parts, namely, semiconductor chips and semiconductor lead frames; downloadable software for the operation of semiconductors, integrated circuits, microchips, microprocessors, image sensors, image signal processors, ultrasonic sensors, photodetectors, touch sensors, ambient light sensors, temperature sensors, motion sensors, infrared sensors, sensors for determining position sensors, and semiconductor parts being semiconductor chips, semiconductor lead frames, and semiconductor packaging; gallium nitride semiconductors; vertical gallium nitride (vGaN) semiconductors

Abrégé

A circuit module includes a substrate with a patterned metal surface. The patterned metal surface includes a conductive terminal pad, a first conductive pad, and a second conductive pad that is non-adjacent to the conductive terminal pad. A first circuit portion is assembled on the first conductive pad and a second circuit portion is assembled on the second conductive pad. A conductive bridge electrically couples the conductive terminal pad and the second conductive pad. The conductive bridge includes an elevated span extending above and across the first conductive pad.

Classes IPC  ?

• H01L 23/492 - Embases ou plaques
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

Abrégé

A module includes a power circuit enclosed in a casing. A first power terminal and a second power terminal of the power circuit each extend to an exterior of the casing. The first power terminal and the second power terminal separated by a gap are disposed in a stack on the exterior of the casing.

Classes IPC  ?

• H05K 5/02 - Enveloppes, coffrets ou tiroirs pour appareils électriques Détails
• H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
• H02M 7/00 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continuTransformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif

Abrégé

An illustrative apparatus includes a substrate (102) having a first portion (104-1) and a second portion (104-2) electrically isolated from one another. The apparatus also includes a leadless discrete component (106) with a first surface (108-1) and a second surface (108-2), and a semiconductor die (110). The first surface (108-1) of the leadless discrete component (106) is physically and electrically coupled to the first portion (104-1) of the substrate (102), while the semiconductor die (110) is physically and electrically coupled to the second portion (104-2) of the substrate (102). The apparatus further includes a first lead (112-1) electrically coupled to the first portion (104-1) of the substrate (102), a second lead (112-2) electrically coupled to the second portion (104-2) of the substrate (102), and a third lead (112-3) electrically coupled to the second surface (108-2) of the leadless discrete component (106). Corresponding apparatuses and methods are also disclosed.

Classes IPC  ?

• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
• H01L 25/075 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

SiC substrates are in demand for high power applications such as electric vehicles, solar panels, and industrial electronics. A physical vapor transport (PVT) apparatus for growth of silicon carbide (SiC) ingots can be improved by incorporating a moveable source. During growth of the ingot, the shape of the growth interface can be maintained as a convex shape by keeping a substantially constant distance between the growth interface and the source material. It is shown that temperature gradients during the growth phase are also influenced by the shape of the growth interface. By moving the source during crystal growth, the resulting SiC ingot can be taller with fewer defects, and can be less likely to crack during subsequent grinding or polishing operations.

Classes IPC  ?

• C30B 23/00 - Croissance des monocristaux par condensation d'un matériau évaporé ou sublimé
• C23C 14/06 - Revêtement par évaporation sous vide, pulvérisation cathodique ou implantation d'ions du matériau composant le revêtement caractérisé par le matériau de revêtement
• C23C 14/24 - Évaporation sous vide
• C23C 14/26 - Évaporation sous vide par chauffage de la source par induction ou par résistance
• C23C 14/54 - Commande ou régulation du processus de revêtement
• C30B 23/06 - Chauffage de l'enceinte de dépôt, du substrat ou du matériau à évaporer
• C30B 29/36 - Carbures

Abrégé

A battery monitoring system (BMS) for a battery of a battery electric system includes a sensor array, a processor, and memory. Execution of the instructions causes the processor to receive battery parameters from the sensor array during respective charging and discharging modes of the battery, including at least a voltage, current, and temperature of the battery. Separate charge-side and discharge-side resistances of the battery are determined during charging and discharging modes, followed by calculation of a degradation level of the battery using the charge-side and discharge-side resistances. The processor may also perform a preventive action in response to the degradation level exceeding a calibrated threshold.

Classes IPC  ?

• G01R 31/392 - Détermination du vieillissement ou de la dégradation de la batterie, p. ex. état de santé
• G01R 31/367 - Logiciels à cet effet, p. ex. pour le test des batteries en utilisant une modélisation ou des tables de correspondance
• G01R 31/3842 - Dispositions pour la surveillance de variables des batteries ou des accumulateurs, p. ex. état de charge combinant des mesures de tension et de courant
• G01R 31/389 - Mesure de l’impédance interne, de la conductance interne ou des variables similaires
• H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries

Abrégé

An illustrative cooler assembly (100) may include an inlet (104), an outlet (106), a cooling channel (122), and a distribution channel (124). The cooling channel (122) may include an array of protrusions (114) configured to transfer heat from a plurality of electronic modules (110) to fluid (116) flowing through the array of protrusions (114). The plurality of electronic modules (110) may be disposed along a longitudinal axis (112) extending between the inlet (104) and the outlet (106). The distribution channel (124) may be in fluid communication with the cooling channel (122) via a venting system. The distribution channel (124) may be configured to direct fluid (116) entering at the inlet (104) to flow through the cooling channel (122) in a transverse direction substantially perpendicular to the longitudinal axis (112) before exiting at the outlet (106). Corresponding systems, assemblies, and methods are also disclosed.

Classes IPC  ?

• H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides

Abrégé

A semiconductor die includes a silicon layer. A first device circuit is formed in a first region at a first end of the silicon layer, and a second device circuit is formed in a second region at a second end of a silicon layer at a distance from the first region. The first end is opposite the second end, and the first device circuit is galvanically isolated from the second device circuit.

Classes IPC  ?

• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
• H01L 21/84 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant autre chose qu'un corps semi-conducteur, p.ex. étant un corps isolant
• H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
• H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées

Abrégé

An illustrative apparatus may include a substrate having a first portion and a second portion that is electrically isolated from the first portion. The apparatus may further include a leadless discrete component and a semiconductor die. The leadless discrete component may have a first surface and a second surface opposite the first surface, the first surface being physically coupled and electrically coupled to the first portion of the substrate, and the semiconductor die may be physically coupled and electrically coupled to the second portion of the substrate. The apparatus may further include a plurality of leads including a first lead electrically coupled to the first portion of the substrate, a second lead electrically coupled to the second portion of the substrate, and a third lead electrically coupled to the second surface of the leadless discrete component. Corresponding apparatuses and methods are also disclosed.

Classes IPC  ?

• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/15 - Substrats en céramique ou en verre
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou

Abrégé

An illustrative cooler assembly may include an inlet, an outlet, a cooling channel, and a distribution channel. The cooling channel may include an array of protrusions configured to transfer heat from a plurality of electronic modules to fluid flowing through the array of protrusions. The plurality of electronic modules may be disposed along a longitudinal axis extending between the inlet and the outlet. The distribution channel may be in fluid communication with the cooling channel via a venting system. The distribution channel may be configured to direct fluid entering at the inlet to flow through the cooling channel in a transverse direction substantially perpendicular to the longitudinal axis before exiting at the outlet. Corresponding systems, assemblies, and methods are also disclosed.

Classes IPC  ?

• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

Abrégé

A method for structure fabrication with silicon carbide (SiC) layer transfer via a remote epitaxy includes forming a van der Waals layer on a carbon face of a donor wafer, growing an epitaxial SiC layer on the van der Waals layer, and wafer bonding the epitaxial SiC layer to a handle wafer. The handle wafer is made of polycrystalline SiC. The method further includes separating the epitaxial SiC layer from the van der Waals layer to generate a final structure that includes the epitaxial SiC layer on the polycrystalline SiC of the handle wafer.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/36 - Carbures
• C30B 29/68 - Cristaux avec une structure multicouche, p. ex. superréseaux
• C30B 33/02 - Traitement thermique
• C30B 33/10 - Gravure dans des solutions ou des bains fondus
• C30B 33/12 - Gravure dans une atmosphère gazeuse ou un plasma
• H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée

Abrégé

Apparatuses disclosed herein are configured to support temperature sensing, including on-die temperature sensing, within an electronic component. An illustrative apparatus may include a substrate, a semiconductor die disposed on the substrate, a leadless temperature sensor, and a plurality of leads including at least a first lead and a second lead. The semiconductor die may implement a transistor and the leadless temperature sensor may be configured to measure a temperature of the transistor, in some cases by being disposed directly on the semiconductor die. The first lead may be electrically coupled with a first surface of the leadless temperature sensor while the second lead may be electrically coupled with a second surface of the leadless temperature sensor. Corresponding methods for fabricating such apparatuses are also disclosed.

Classes IPC  ?

• H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

A semiconductor package is disclosed. Specific implementations of a semiconductor package may include: one or more semiconductor die coupled between a baseframe and a clip, the baseframe including a gate pad of the baseframe coupled with a gate pad of the one or more semiconductor die, and a source pad of the baseframe coupled with a source pad of the one or more semiconductor die, where the gate pad of the baseframe extends beyond a perimeter of the one or more semiconductor die.

Classes IPC  ?

• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 23/495 - Cadres conducteurs
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

Abrégé

In some aspects, the techniques described herein relate to a diode including: a substrate of a first conductivity type; a semiconductor layer of the first conductivity type disposed on the substrate, the semiconductor layer including a drift region; a shield region of a second conductivity type disposed in the semiconductor layer adjacent to the drift region; a surface region of the first conductivity type disposed in a first portion of the drift region adjacent to the shield region, the surface region having a doping concentration that is greater than a doping concentration of a second portion of the drift region adjacent to the surface region, the second portion of the drift region excluding the surface region; and a Schottky material disposed on: at least a portion of the shield region; the surface region in the first portion of the drift region; and the second portion of the drift region.

Classes IPC  ?

• H10D 8/60 - Diodes à barrière de Schottky
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

Abrégé

Methods and network interfaces are provided to equip network nodes with PLCA (Physical Layer Collision Avoidance) coordinator redundancy. One illustrative network interface includes: a transceiver configured to send and receive network data packets via a communications medium; and a PLCA controller configured to provide redundancy by causing the transceiver to transmit a beacon signal when detecting a transmit opportunity for a node ID that exceeds a total node count by an amount equal to a local node ID even when the local node ID is greater than zero. An illustrative network interface method includes: sending and receiving network data packets via a communications medium; and providing PLCA coordinator redundancy by sending a beacon signal when detecting a transmit opportunity for a node ID that exceeds a total node count by an amount equal to a local node ID even when the local node ID is greater than zero.

Classes IPC  ?

• H04W 74/0816 - Accès non planifié, p. ex. ALOHA utilisant une détection de porteuse, p. ex. accès multiple par détection de porteuse [CSMA] avec évitement de collision

Abrégé

In a general aspect, a semiconductor package includes a semiconductor die having an image sensor disposed on a first surface. The package further includes a signal redistribution layer disposed on a second surface of the semiconductor die that is opposite the first surface. The package also includes at least one via extending through the semiconductor die from the first surface to the second surface, where a via of the at least one via electrically connects a signal trace on the first surface of the semiconductor die with the signal redistribution layer. The package also includes a glass cover coupled with a portion of the first surface of the semiconductor die via an attachment dam. The portion of the first surface excluding the image sensor, and the attachment dam and the glass cover define a sidewall that is orthogonal to the first surface of the semiconductor die.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images

Abrégé

A reference buffer is disclosed. The reference buffer includes an amplifier configured to amplify a difference between a reference output voltage and a reference input voltage during a closed-loop phase of the reference buffer. The reference buffer also includes a sample circuit configured to sample an amplifier output voltage during the closed-loop phase. The reference buffer further includes a buffer circuit having a buffer input coupled to the sample circuit and a buffer output configured to provide the reference output voltage. The reference buffer also includes first and second switch circuits. The first switch circuit is configured to isolate the sample circuit from the output stage of the amplifier during an open-loop phase of the reference buffer. The second switch circuit is configured to isolate the input stage from the output of the reference buffer during the open-loop phase.

Classes IPC  ?

• H03M 1/38 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives
• H03K 5/02 - Mise en forme d'impulsions par amplification

Abrégé

A comparator is disclosed. The comparator includes an amplifier circuit, a latch circuit, and a boost circuit. The amplifier is configured to amplify a difference between the first and second differential inputs during an active phase of the comparator. The latch circuit includes first and second transistors, respectively coupled to first and second differential amplifier outputs, and configured to respectively drive first and second legs of the latch circuit during the active phase. The boost circuit includes first and second boost transistors respectively coupled to the first and second differential amplifier outputs, and configured to respectively provide a first supplemental current to the first differential output of the latch circuit and a second supplemental current to the second differential output of the latch circuit.

Classes IPC  ?

• H03K 5/24 - Circuits présentant plusieurs entrées et une sortie pour comparer des impulsions ou des trains d'impulsions entre eux en ce qui concerne certaines caractéristiques du signal d'entrée, p. ex. la pente, l'intégrale la caractéristique étant l'amplitude
• H03K 19/20 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion caractérisés par la fonction logique, p. ex. circuits ET, OU, NI, NON
• H03M 1/34 - Valeur analogique comparée à des valeurs de référence

Abrégé

Image sensors and methods for reading out image sensors. The image sensor includes a pixel array, a ramp generator, a gain circuit, a comparator, a digital counter, and a controller. The ramp generator is configured to generate a ramp signal. The gain circuit is configured to apply a first gain to the ramp signal when a pixel is reset and a selected gain to the ramp signal when the pixel is read out. The comparator is configured to compare a pixel output when the pixel is reset to the ramp signal. The comparator is also configured to compare the pixel output when the pixel is read out to the ramp signal. The digital counter is also configured to determine a digital signal value based on the outputs of the comparator. The controller is configured to determine a pixel value for the pixel based on the digital signal value.

Classes IPC  ?

• H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
• H04N 25/77 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs

Abrégé

A buried channel that partially covers a reset gate channel of a pixel for a light sensor is disclosed. The buried channel can lower a potential barrier between a photodiode and the reset gate so that charge can be drained from the photodiode region faster during a reset period. This may result in a shorter reset period that can increase the frame rate of a global shutter.

Classes IPC  ?

• H04N 25/532 - Commande du temps d'intégration en commandant des obturateurs globaux dans un capteur SSIS CMOS
• H01L 27/146 - Structures de capteurs d'images
• H04N 25/621 - Détection ou réduction du bruit dû aux charges excessives produites par l'exposition, p. ex. les bavures, les éblouissements, les images fantômes, la diaphonie ou les fuites entre les pixels pour la commande des éblouissements

Abrégé

A semiconductor device package may include a conductive member having a cavity formed therein, the cavity having at least one sidewall with an angled portion that is angled away from a middle portion of the cavity. The semiconductor device package may include a semiconductor device positioned within the cavity and surrounded by an encapsulant. The at least one sidewall may have a chamfered or beveled edge.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

Abrégé

A semiconductor device package (100, 200a, 200b) may include a conductive member (101, 201) having a cavity (102, 202) formed therein, the cavity (102, 202) having at least one sidewall (104, 204, 218) with an angled portion (104a, 204a, 218) that is angled away from a middle portion of the cavity (102, 202). The semiconductor device package (100, 200a, 200b) may include a semiconductor device (203) positioned within the cavity (102, 202) and surrounded by an encapsulant (506, 508, 510, 512). The at least one sidewall (104) may have a chamfered (104a, 104b, 204a, 204b) or beveled (218) edge.

Classes IPC  ?

• H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
• H01L 23/495 - Cadres conducteurs
• H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
• H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

Systems, devices, and methods are described to statically calibrate a time-of-flight (TOF) imaging system requiring no movement during the calibration process and no external components. Methods may include placing a target at a set distance from the imaging system, delaying a modulation signal according to a distance offset, receiving a reflected light signal from the target, generating a pixel response based on the reflected light signal and modulation signal, calculating a distance-related value based on the pixel response, determining a correction value based on the distance-related value, and storing the correction value in a memory of the imaging system. The distance-related value may include a phase offset or a depth measurement. The method may be performed for a plurality of distance offsets and corresponding delays to generate a plurality of correction values that may be used when operating the imaging system to perform depth measurements.

Classes IPC  ?

• G01S 7/497 - Moyens de contrôle ou de calibrage
• G01S 7/481 - Caractéristiques de structure, p. ex. agencements d'éléments optiques
• G01S 7/4911 - Émetteurs
• G01S 7/4915 - Mesure du temps de retard, p. ex. détails opérationnels pour les composants de pixelsMesure de la phase
• G01S 17/894 - Imagerie 3D avec mesure simultanée du temps de vol sur une matrice 2D de pixels récepteurs, p. ex. caméras à temps de vol ou lidar flash
• G06T 7/50 - Récupération de la profondeur ou de la forme
• G06T 7/80 - Analyse des images capturées pour déterminer les paramètres de caméra intrinsèques ou extrinsèques, c.-à-d. étalonnage de caméra
• H04N 17/00 - Diagnostic, test ou mesure, ou leurs détails, pour les systèmes de télévision
• H04N 23/56 - Caméras ou modules de caméras comprenant des capteurs d'images électroniquesLeur commande munis de moyens d'éclairage
• H04N 23/74 - Circuits de compensation de la variation de luminosité dans la scène en influençant la luminosité de la scène à l'aide de moyens d'éclairage

Abrégé

In a general aspect, an electronic device assembly can include a semiconductor device assembly including a ceramic substrate; a patterned metal layer disposed on a first surface of the ceramic substrate; and a semiconductor die disposed on the patterned metal layer. The electronic device assembly can also include a thermal dissipation appliance. Ceramic material of a second surface of the ceramic substrate can be direct-bonded to a surface of the thermal dissipation appliance. The second surface of the ceramic substrate can be opposite the first surface of the ceramic substrate.

Classes IPC  ?

• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
• H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

Abrégé

A switch system includes a hybrid switch and a control circuit. The hybrid switch includes an IGBT and a MOSFET. The control circuit includes an input terminal configured to receive a switch-off command. The control circuit further includes an IGBT drive circuit configured to switch off the IGBT in response to expiration of a first delay period that begins in response to the switch-off command. In addition, the control circuit includes a MOSFET drive circuit configured to increase a gate-to-source voltage of the MOSFET from a first voltage level to a second voltage level in response to the switch-off command, to drive the MOSFET at the second voltage level for a second delay period that begins in response to the switch-off command and is longer than the first delay period, and to switch the MOSFET off in response to the expiration of the second delay period.

Classes IPC  ?

• H03K 17/284 - Modifications pour introduire un retard avant commutation dans les commutateurs à transistors à effet de champ
• H03K 17/10 - Modifications pour augmenter la tension commutée maximale admissible

Abrégé

SiC substrates are in demand for high power applications such as electric vehicles, solar panels, and industrial electronics. A physical vapor transport (PVT) apparatus for growth of silicon carbide (SiC) ingots can be improved by adding moveable heaters. The heaters can be either inductive or resistive. By tightly controlling temperature gradients during the growth phase, and by adding an in-situ anneal following the growth phase, the resulting SiC crystal can be taller, with fewer defects, and can be less likely to crack during subsequent grinding or polishing operations.

Classes IPC  ?

• C30B 23/06 - Chauffage de l'enceinte de dépôt, du substrat ou du matériau à évaporer
• C30B 29/36 - Carbures
• C30B 35/00 - Appareillages non prévus ailleurs, spécialement adaptés à la croissance, à la production ou au post-traitement de monocristaux ou de matériaux polycristallins homogènes de structure déterminée

Abrégé

Various implementations of a method of forming a semiconductor package may include forming a plurality of notches into the first side of a semiconductor substrate; applying a permanent coating material into the plurality of notches; forming a first organic material over the first side of the semiconductor substrate and the plurality of notches; thinning a second side of the semiconductor substrate opposite the first side one of to or into the plurality of notches; and singulating the semiconductor substrate through the permanent coating material into a plurality of semiconductor packages.

Classes IPC  ?

• H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

Various implementations of a method of forming a semiconductor package may include forming a plurality of notches into the first side of a semiconductor substrate; applying a permanent coating material into the plurality of notches; forming a first organic material over the first side of the semiconductor substrate and the plurality of notches; thinning a second side of the semiconductor substrate opposite the first side one of to or into the plurality of notches; and singulating the semiconductor substrate through the permanent coating material into a plurality of semiconductor packages.

Classes IPC  ?

• H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

Systems, devices, and methods are described to determine an intensity of a target in a field of view of an imaging device using a single-photon avalanche diode (SPAD) device. Systems, devices, and processes may receive multiple successive timestamps from a timestamp circuitry of the SPAD device in response to the SPAD device successively detecting photons during a time period, determine an inter-arrival time for each pair of successive timestamps, perform a statistical analysis of the collection of inter-arrival times, and determine an indication of the intensity of the target based on the statistical analysis. The statistical analysis may include determining a mean of the collection of inter-arrival times, and the indication of the intensity may include a reciprocal of the determined mean. The inter-arrival times may be determined by circuitry including a timestamp memory and a subtraction circuit coupled between the timestamp circuitry and a readout processor.

Classes IPC  ?

• G01S 7/4865 - Mesure du temps de retard, p. ex. mesure du temps de vol ou de l'heure d'arrivée ou détermination de la position exacte d'un pic
• G01J 1/44 - Circuits électriques
• G01S 17/10 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes à modulation d'impulsion interrompues
• G04F 10/00 - Appareils pour mesurer des intervalles de temps inconnus par des moyens électriques

Abrégé

An anvil for a wirebonding system may include a stationary substrate having a top working surface; and a first layer fixedly coupled to the top working surface of the stationary substrate for receiving a workpiece, the first layer configured to accommodate a warped surface of the workpiece during a bonding operation.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

In a general aspect, a method includes coupling a sintering film with a carrier tape cutting the sintering film into a plurality of sintering film portions, and removing a sintering film portion of the plurality of sintering film portions from the carrier tape. The method further includes disposing the sintering film portion on a surface of a semiconductor device assembly, and performing a thermal operation to couple the sintering film portion to the surface of the semiconductor device assembly.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

A 3D metal-insulator-metal (MIM) capacitor for CMOS image sensors. A MIM capacitor includes a dielectric layer defining a plurality of trenches, and a bottom plate of conductive material overlying the dielectric layer and lining sides of the plurality of trenches. The MIM capacitor also includes a capacitor dielectric directly overlying the bottom plate and extending into the plurality of trenches, a top plate of conductive material directly overlying the capacitor dielectric, and a damascene metal layer overlying and directly contacting the top plate.

Classes IPC  ?

• H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
• H01L 27/146 - Structures de capteurs d'images

Abrégé

In one general aspect, an apparatus can include a substrate including a channel. The apparatus can also include a device stack. The device stack is coupled to the substrate via a conductive-bonding component. The channel has an inner edge and an outer edge. The inner edge defines a mesa disposed below the device stack. The outer edge being disposed outside of an outer perimeter of the device stack

Classes IPC  ?

• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

Fluid-cooled power modules (90) are disclosed, in which high power semiconductor chips (204) are mounted on direct bonded metal (DBM) structures (209/709) implemented with various cooling options. Such fluid-cooled power modules (90) are suitable for use in electric vehicles or industrial applications. A cooling unit (500) can be attached to the DBM structure (209/709), to provide a flow (120) of cooling fluid that can be routed through a heat sink (215/415/425), or through channels formed in different layers of the DBM structure (209/709). A fluid pipe (1320) can route coolant through an encapsulant (101), to surround the semiconductor chips (204) on multiple sides. A pair of DBMs can be included to provide double-sided cooling, or to accommodate multiple arrays of chips (204).

Classes IPC  ?

• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p. ex. pistons
• H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage
• H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
• H01L 23/367 - Refroidissement facilité par la forme du dispositif

Abrégé

A switching device includes a semiconductor power switch and a temperature sensitive element (TSE). The power switch has a normal operating temperature range and an active area. The TSE is connected to the power switch proximate the active area, and configured such that conduction of an electric current through the TSE is negligible when a temperature of the TSE is within the normal operating temperature range. Conduction increases when a temperature of the TSE is above the normal operating temperature range. This continues to a level sufficient for turning off the semiconductor power switch, e.g., by shorting the gate and source of the power switch. The TSE thus protects the power switch from thermal damage during an overcurrent event. An inverter circuit includes a direct current link capacitor and multiple switching pairs of the switching devices.

Classes IPC  ?

• H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
• H02H 7/122 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour convertisseursCircuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour redresseurs pour convertisseurs ou redresseurs statiques pour onduleurs, c.-à-d. convertisseurs de courant continu en courant alternatif
• H02H 7/20 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour équipement électronique

Abrégé

A method can include closing a reset switch electrically coupled to a gate of a transistor such that the gate is at a first voltage, thereby charging the gate, wherein the transistor includes the gate and a source, and the source is electrically coupled to a first voltage supply; placing the gate of the transistor in the high impedance state; opening a reset switch; closing a comparator switch such that the gate is electrically coupled to a first input terminal of a voltage comparator, wherein a second input terminal of the voltage comparator is adapted to receive a detection voltage; and determining whether or not the transistor has a defect is based on an output from the voltage comparator. In an implementation, if too much charge is discharged from the gate during a detection time period after opening the reset switch, a defect is detected.

Classes IPC  ?

• G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
• G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe

Abrégé

Implementations of semiconductor packages may include a first substrate having two or more die coupled to a first side, a clip coupled to each of the two or more die on the first substrate and a second substrate having two or more die coupled to a first side of the second substrate. A clip may be coupled to each of the two or more die on the second substrate. The package may include a lead frame between the first substrate and the second substrate and a molding compound. A second side of each of the first substrate and the second substrate may be exposed through the molding compound. A perimeter of the first substrate and a perimeter of the second substrate may not fully overlap when coupled through the lead frame.

Classes IPC  ?

• H01L 23/495 - Cadres conducteurs
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

A switching device includes a semiconductor power switch and temperature sensitive element (TSE). The switch has a normal operating temperature range and an active area. The TSE is connected to the switch proximate area, and configured such that conduction of electric current through the TSE is negligible when a temperature of the TSE is within the normal operating temperature range. Conduction increases when temperature of the TSE is above the normal operating temperature range. This continues to a level sufficient for turning off the switch, e.g., by shorting the gate and source of switch. The TSE protects the switch from thermal damage during an overcurrent event. An inverter circuit includes a direct current link capacitor and multiple switching pairs of the switching devices.

Classes IPC  ?

• H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande

Abrégé

In a general aspect, a method (500) includes coupling a sintering film with a carrier tape (510), cutting the sintering film into a plurality of sintering film portions (520), and removing a sintering film portion of the plurality of sintering film portions from the carrier tape (530). The method further includes disposing the sintering film portion on a surface of a semiconductor device assembly (550), and performing a thermal operation to couple the sintering film portion to the surface of the semiconductor device assembly (560).

Classes IPC  ?

• B22F 7/00 - Fabrication de couches composites, de pièces ou d'objets à base de poudres métalliques, par frittage avec ou sans compactage
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

Abrégé

A power switch is disclosed. The power switch includes a metal-oxide semiconductor field-effect transistor (MOSFET) and a junction field effect transistor (JFET). The JFET is arranged in a cascode configuration with the MOSFET. The JFET includes a first plurality of JFET cells having a first gate resistance and a second plurality of JFET cells having a second gate resistance, wherein the second gate resistance is greater than the first gate resistance.

Classes IPC  ?

• H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
• H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
• H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
• H01L 29/808 - Transistors à effet de champ l'effet de champ étant produit par une jonction PN ou une autre jonction redresseuse à jonction PN
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

Abrégé

A junction field-effect transistor (JFET) is disclosed. The JFET includes a source contact coupled to a source region of the JFET and a gate contact coupled to a gate region of the JFET. The JFET further includes a first interlayer dielectric located above the source contact and the gate contact. In addition, the JFET includes a first layer of pad metal located on the first interlayer dielectric, wherein the first layer of pad metal is patterned to form a first gate-pad metal and a first source-pad metal. The JFET also includes a second interlayer dielectric located above the first layer of pad metal. In addition, the JFET includes a second layer of pad metal located on the second interlayer dielectric, wherein the second layer of pad metal is patterned to form a second gate-pad metal and a second source-pad metal.

Classes IPC  ?

• H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/808 - Transistors à effet de champ l'effet de champ étant produit par une jonction PN ou une autre jonction redresseuse à jonction PN

Abrégé

In a general aspect, a semiconductor device package (100) includes a ceramic substrate (120c) having a first surface and a second surface opposite the first surface, a first metal layer (120b) disposed on the first surface of the ceramic substrate, a second metal layer (120c) disposed on the second surface of the ceramic substrate, and a semiconductor die (110) having a first surface and a second surface opposite the first surface. The first surface of the semiconductor die is coupled with the first metal layer via first sintering material (130). The semiconductor device package also includes a first signal lead (140) coupled with the second surface of the semiconductor die via second sintering material (150), a second signal lead coupled with the second surface of the semiconductor die via third sintering material; and a third signal lead (145) coupled with the first metal layer via a weld.

Classes IPC  ?

• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 23/495 - Cadres conducteurs
• H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p. ex. pistons

Abrégé

A power switch (120) is disclosed. The power switch (120) includes a metal-oxide semiconductor field-effect transistor (MOSFET) (121) and a junction field effect transistor (JFET). The JFET is arranged in a cascode configuration with the MOSFET (121). The JFET includes a first plurality of JFET cells (204, 304, 604) having a first gate resistance and a second plurality of JFET cells (206, 306, 606) having a second gate resistance, wherein the second gate resistance is greater than the first gate resistance.

Classes IPC  ?

• H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
• H10D 30/83 - Transistors FET avec des électrodes de grille à jonction PN
• H10D 62/832 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe IV, p. ex. Si dopé B ou Ge non dopé étant des matériaux du groupe IV comprenant deux éléments ou plus, p. ex. SiGe

Abrégé

In a general aspect, a semiconductor device package includes a ceramic substrate having a first surface and a second surface opposite the first surface, a first metal layer disposed on the first surface of the ceramic substrate, a second metal layer disposed on the second surface of the ceramic substrate, and a semiconductor die having a first surface and a second surface opposite the first surface. The first surface of the semiconductor die is coupled with the first metal layer via first sintering material. The semiconductor device package also includes a first signal lead coupled with the second surface of the semiconductor die via second sintering material, a second signal lead coupled with the second surface of the semiconductor die via third sintering material; and a third signal lead coupled with the first metal layer via a weld.

Classes IPC  ?

• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

Abrégé

Fluid-cooled power modules are disclosed, in which high power semiconductor chips are mounted on direct bonded metal (DBM) structures implemented with various cooling options. Such fluid-cooled power modules are suitable for use in electric vehicles or industrial applications. A cooling unit can be attached to the DBM structure, to provide a flow of cooling fluid that can be routed through a heat sink, or through channels formed in different layers of the DBM. A fluid pipe can route coolant through an encapsulant, to surround the semiconductor chips on multiple sides. A pair of DBMs can be included to provide double-sided cooling, or to accommodate multiple arrays of chips.

Classes IPC  ?

• H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
• H01L 23/367 - Refroidissement facilité par la forme du dispositif
• H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p. ex. pistons

Abrégé

An image sensor pixel is provided that includes a semiconductor substrate having a front surface and a back surface opposing the front surface, a photosensitive element such as a photodiode formed in the front surface of the semiconductor substrate and configured to sense light in a first range of wavelengths, an interconnect stack formed on the front surface of the semiconductor substrate, and a thin-film diode formed in the interconnect stack and configured to sense light in a second range of wavelengths different than the first range of wavelengths. The thin-film diode may be a Schottky diode. The thin-film diode may include one or more rows of protruding or finger-like metal structures and semiconducting oxide material disposed directly on the protruding metal structures.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images
• G01J 1/44 - Circuits électriques

Abrégé

A circuit includes a metal-oxide semiconductor field-effect transistor (MOSFET) (110) having a gate, a source, and a drain. The circuit further includes a first inductor (140A) and a second inductor (140B). The first inductor has a small inductance value that is less than a larger inductance value of the second inductor. The circuit further includes a switch (130) configured to include the first inductor in a current path shared by a gate loop and a source loop of the MOSFET when the MOSFET is turning on, and to include the second inductor in the current path shared by the gate loop and the source loop when the MOSFET is turning off.

Classes IPC  ?

• H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
• H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites

Abrégé

A junction field-effect transistor (JFET) is disclosed. The JFET (200, 300, 400, 500, 600) includes a source contact (30) coupled to a source region of the JFET (200, 300, 400, 500, 600) and a gate contact (20) coupled to a gate region of the JFET (200, 300, 400, 500, 600). The JFET (200, 300, 400, 500, 600) further includes a first interlayer dielectric (203, 303, 403, 503, 603) located above the source contact (30) and the gate contact (20). In addition, the JFET (200, 300, 400, 500, 600) includes a first layer of pad metal located on the first interlayer dielectric (203, 303, 403, 503, 603), wherein the first layer of pad metal is patterned to form a first gate-pad metal (210, 310, 410, 510, 610) and a first source-pad metal (211, 311, 411, 511, 611). The JFET (200, 300, 400, 500, 600) also includes a second interlayer dielectric (223, 333, 433, 533, 633) located above the first layer of pad metal. In addition, the JFET (200, 300, 400, 500, 600) includes a second layer of pad metal located on the second interlayer dielectric (223, 333, 433, 533, 633), wherein the second layer of pad metal is patterned to form a second gate-pad metal (230, 330, 430, 530, 630) and a second source-pad metal (231, 331, 431, 531, 631).

Classes IPC  ?

• H10D 30/01 - Fabrication ou traitement
• H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
• H10D 30/83 - Transistors FET avec des électrodes de grille à jonction PN
• H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
• H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles

Abrégé

A regulator circuit includes a first stage, a second stage, and a boost circuit. The first stage includes a reference input and a feedback input, the feedback input configured to receive feedback from an output of the regulator circuit. The second stage is coupled to the first stage. The second stage includes an output transistor configured to drive the output of the regulator circuit. The boost circuit includes a first transistor configured to generate a bias current based on an output current of the output transistor. The boost circuit further includes a current-to-voltage converter configured to generate a bias voltage based on the bias current, and a capacitive element coupled between the current-to-voltage converter and a node of the first stage.

Classes IPC  ?

• G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
• G05F 1/595 - Dispositifs à semi-conducteurs connectés en série

Abrégé

A circuit and an electronic device can include a first transistor, a second transistor, a third transistor, and a resistor. Each of the first and the second transistors can be an IGFET. Drains of the first and second transistors can be electrically coupled to each other, gates of the first and second transistors can be electrically coupled to each other, sources of the first and third transistors, and a first terminal of the resistor can be electrically coupled to one another, a source of the second transistor, a gate of the third transistor, and a second terminal of the resistor can be electrically coupled to one another, and a source of the third transistor and the second terminal of the resistor can be electrically coupled to each other. The circuit and electronic device can react more quickly to a short-circuit event, thus, increasing short circuit withstand time.

Classes IPC  ?

• H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
• H01L 27/07 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive les composants ayant une région active en commun

Abrégé

A PFC controller for a PFC switching power supply is disclosed. The PFC controller includes a peak controller configured to receive a feedback signal that is indicative of input power provided to a downstream power converter. The peak current controller is configured to generate a first reference current signal, while a first multiplier generates a product signal by multiplying a reference sign with the first reference current signal. A second multiplier generates a second reference current based on the product signal and a voltage error signal. A current regulator generates a current regulation signal using the second reference current and a line current. A modulator is configured to regulate the output power produced by the PFC switching power supply using the current regulation signal.

Classes IPC  ?

• H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
• H02M 1/00 - Détails d'appareils pour transformation
• H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
• H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont