Integrated Technology Corporation

États‑Unis d’Amérique

Retour au propriétaire

1-6 de 6 pour Integrated Technology Corporation Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 5
        Marque 1
Juridiction
        États-Unis 5
        International 1
Classe IPC
G01R 31/26 - Test de dispositifs individuels à semi-conducteurs 4
G01R 1/067 - Sondes de mesure 2
G01R 1/36 - Aménagements ou circuits de protection contre les surcharges, pour appareils de mesures électriques 2
G01R 31/02 - Essai des appareils, des lignes ou des composants électriques pour y déceler la présence de courts-circuits, de discontinuités, de fuites ou de connexions incorrectes de lignes 2
G01R 31/28 - Test de circuits électroniques, p. ex. à l'aide d'un traceur de signaux 2
Voir plus

1.

Apparatus and method for energy recovery

      
Numéro d'application 15455810
Numéro de brevet 11009540
Statut Délivré - en vigueur
Date de dépôt 2017-03-10
Date de la première publication 2018-09-13
Date d'octroi 2021-05-18
Propriétaire Integrated Technology Corporation (USA)
Inventeur(s)
  • Clauter, Steven T.
  • Rogers, Gary B.
  • Austin, Norvell Eric
  • Wolford, Bradley T.

Abrégé

An energy supply for a test device includes an energy source configured to provide energy via an inductive element for use by test circuitry; and an energy recovery circuit electrically couplable to the energy source and configured to direct unused energy from the inductive element to the energy source.

Classes IPC  ?

  • G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
  • G01R 1/36 - Aménagements ou circuits de protection contre les surcharges, pour appareils de mesures électriques

2.

Loop-back probe test and verification method

      
Numéro d'application 15188024
Numéro de brevet 10768206
Statut Délivré - en vigueur
Date de dépôt 2016-06-21
Date de la première publication 2016-12-29
Date d'octroi 2020-09-08
Propriétaire Integrated Technology Corporation (USA)
Inventeur(s)
  • Schwartz, Rodney E.
  • Geist, John K.
  • Kosecki, Daniel

Abrégé

A method is provided for using a loop-back test device to verify continuity between loop-back probes electrically connected to each other on a probe card, the loop-back test device including a first conductive region electrically connected to a substrate, a second conductive region electrically isolated from the substrate, the second conductive region spaced apart from the first conductive region such that when a first loop-back probe contacts the first conductive region a second loop-back probe contacts the second conductive region, The method includes placing the first loop-back probe in electrical contact with the first conductive region, and placing the second loop-back probe in electrical contact with the second conductive region. Continuity between the substrate and the second conductive region is then measured.

Classes IPC  ?

  • G01R 1/067 - Sondes de mesure
  • G01R 31/28 - Test de circuits électroniques, p. ex. à l'aide d'un traceur de signaux

3.

Damage reduction method and apparatus for destructive testing of power semiconductors

      
Numéro d'application 13560233
Numéro de brevet 09759763
Statut Délivré - en vigueur
Date de dépôt 2012-07-27
Date de la première publication 2013-01-31
Date d'octroi 2017-09-12
Propriétaire Integrated Technology Corporation (USA)
Inventeur(s)
  • Schwartz, Rodney E.
  • Clauter, Steve
  • Lohr, David
  • Rogers, Gary
  • Baggiore, James

Abrégé

A device and method for limiting damage to a semiconductor device under test when the semiconductor device fails during a high current, or high power test is provided. The occurrence of a failure of the device under test is detected, and power applied to the semiconductor device is diverted through a parallel path element upon detection of failure of the semiconductor device.

Classes IPC  ?

  • G01R 1/067 - Sondes de mesure
  • G01R 1/36 - Aménagements ou circuits de protection contre les surcharges, pour appareils de mesures électriques
  • G01R 31/12 - Test de la rigidité diélectrique ou de la tension disruptive
  • G01R 31/27 - Test de dispositifs sans les extraire physiquement du circuit dont ils font partie, p. ex. compensation des effets dus aux éléments environnants
  • G01R 31/28 - Test de circuits électroniques, p. ex. à l'aide d'un traceur de signaux
  • G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
  • G01R 31/02 - Essai des appareils, des lignes ou des composants électriques pour y déceler la présence de courts-circuits, de discontinuités, de fuites ou de connexions incorrectes de lignes

4.

DAMAGE REDUCTION METHOD AND APPARATUS FOR DESTRUCTIVE TESTING OF POWER SEMICONDUCTORS

      
Numéro d'application US2012048563
Numéro de publication 2013/016643
Statut Délivré - en vigueur
Date de dépôt 2012-07-27
Date de publication 2013-01-31
Propriétaire INTEGRATED TECHNOLOGY CORPORATION (USA)
Inventeur(s)
  • Schwartz, Rodney, E.
  • Clauter, Steve
  • Lohr, David
  • Rogers, Gary
  • Baggiore, James

Abrégé

A device and method for limiting damage to a semiconductor device under test when the semiconductor device fails during a high current, or high power test is provided. The occurrence of a failure of the device under test is detected, and power applied to the semiconductor device is diverted through a parallel path element upon detection of failure of the semiconductor device.

Classes IPC  ?

  • G01R 31/26 - Test de dispositifs individuels à semi-conducteurs

5.

Probe needle protection method for high current probe testing of power devices

      
Numéro d'application 11752526
Numéro de brevet 07521947
Statut Délivré - en vigueur
Date de dépôt 2007-05-23
Date de la première publication 2008-11-27
Date d'octroi 2009-04-21
Propriétaire Integrated Technology Corporation (USA)
Inventeur(s)
  • Rogers, Gary
  • Clauter, Steve
  • Schwartz, Rodney
  • Ukai, Taichi
  • Lambright, Joe
  • Lohr, Dave

Abrégé

A test system, apparatus and method for applying high current test stimuli to a semiconductor device in wafer or chip form includes a plurality of probes for electrically coupling to respective contact points on the semiconductor device, a plurality of current limiters electrically coupled to respective ones of the plurality of probes, and a current sensor electrically coupled to the plurality of probes. The current limiters are operative to limit current flow passing through a respective probe, and the current sensor is operative to provide a signal when detected current in any contact of the plurality of probes exceeds a threshold level.

Classes IPC  ?

  • G01R 31/02 - Essai des appareils, des lignes ou des composants électriques pour y déceler la présence de courts-circuits, de discontinuités, de fuites ou de connexions incorrectes de lignes
  • G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
  • G01R 1/00 - Détails ou dispositions des appareils des types couverts par les groupes ou

6.

PROBILT

      
Numéro de série 76176457
Statut Enregistrée
Date de dépôt 2000-12-05
Date d'enregistrement 2002-09-24
Propriétaire Integrated Technology Corporation ()
Classes de Nice  ? 20 - Meubles et produits décoratifs

Produits et services

commercial work stations including accessories and components therefor for building, testing and repairing probe cards for use in semiconductor manufacture