In a general aspect, a method of producing a signal distribution assembly includes forming a first metal layer having a first, planar side and a second, non-planar side opposite the first side. The second side includes a first base portion, a first post extending from the first base portion; and a second post extending from the first base portion. The method also includes molding the first metal layer such that a molding compound is disposed on the second side of the first metal layer with respective upper surfaces of the first and second posts being exposed through the molding compound. The method further includes coupling the first side of the first metal layer to a first surface of a thermally conductive insulator layer and coupling a second metal layer with a second surface of the thermally conductive insulator layer opposite the first surface of the thermally conductive insulator layer.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs différents groupes principaux de la même sous-classe , , , , ou
A reference buffer circuit for buffering a reference voltage is disclosed. The reference buffer circuit includes an input circuit that may generate a replica of the reference voltage. A feedback circuit may generate a charging current using a current mirror circuit and a bias current. A value of the charging current may be greater than a value of the bias current. The feedback circuit may provide a buffered version of the reference voltage at a reference node using the charging current and the replica voltage. An output stage circuit may sink a compensation current from the reference node.
G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
In a general aspect, a circuit includes a metal-oxide semiconductor field-effect transistor (MOSFET) having a gate, a source, and a drain. The MOSFET has a first breakdown voltage. The circuit also includes a clamping circuit coupled between the drain and the source. The clamping circuit including a diode having a second breakdown voltage that is less than the first breakdown voltage. A cathode of the diode is coupled with the drain of the MOSFET. The clamping circuit further includes an inductor having a first terminal coupled with an anode of the diode, and a second terminal coupled with the source of the MOSFET.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
4.
BUILT-IN SELF TEST WITH CURRENT MEASUREMENT FOR ANALOG CIRCUIT VERIFICATION
Illustrative integrated circuit devices are provided with built-in self test circuit designs and verification methods. One disclosed integrated circuit device includes: an analog circuit block configured to be powered by a current flow from a first power rail and an intermediate node; a current sensor configured to provide digital measurements of the current flow; a built-in self test circuit configured to set the analog circuit block in a sequence of operating modes and coupled to the current sensor to capture for each operating mode a corresponding one of the digital measurements.
A power system including a gate driver configured with test circuitry to detect faults is disclosed. The power system may be configured to test the fault detection circuitry in order to confirm its ability to detect faults. Various methods and circuit implementations are disclosed to determine the ability of the system to detect faults. The testing may include different configurations and protocols in order to make conclusions about which components are likely responsible for a failure. These components may include components included in the gate driver or externally coupled to the gate driver. The disclose approach does not significantly add complexity because a test input to initiate a test may be communicated from a low voltage side to a high voltage side over a shared communication channel.
H02H 7/20 - Circuits de protection de sécurité spécialement adaptés aux machines ou aux appareils électriques de types particuliers ou pour la protection sectionnelle de systèmes de câble ou de ligne, et effectuant une commutation automatique dans le cas d'un changement indésirable des conditions normales de travail pour équipement électronique
H02H 1/00 - Détails de circuits de protection de sécurité
Illustrative surge protectors and surge protection methods provide accurate clamp level control during voltage transients and surge events. One illustrative surge protector includes: a shunt transistor having a source coupled to ground and a drain coupled to a conductor at a supply voltage; and an operational amplifier having: an output coupled to a gate of the shunt transistor, an inverting input coupled to a reference voltage Vref, and a noninverting input coupled to receive a sense voltage, the sense voltage being a fixed fraction f of the supply voltage, the operational amplifier being configured to drive the shunt transistor to shunt any excess current when the supply voltage reaches a clamp voltage Vc=Vref/f.
A protection circuit is disclosed for use in automotive or industrial high power integrated circuits equipped with reverse battery protection and reverse current protection. The protection circuit prevents formation of parasitic devices that could cause the high power integrated circuit to malfunction or fail to turn on. The protection circuit features asynchronous operation of a pair of MOSFETs coupled between a power supply and a load. The protection circuit can be engaged at start-up or in response to transient conditions associated with a fault.
H02H 3/05 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion Détails avec des moyens pour accroître la fiabilité, p. ex. dispositifs redondants
H02H 3/16 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à un courant de défaut à la terre ou à la masse
H02H 9/00 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion
Implementations of an image sensor package may include an optically transmissive cover including a groove along an entire perimeter of the optically transmissive cover; an image sensor die; an adhesive material coupling the optically transmissive cover to the image sensor die; and a mold compound contacting sidewalls of the image sensor die, contacting the adhesive material, and extending into the groove.
Signal converters, systems for power conversion, and methods for adaptive pulse control. The signal converter includes a pulse generator, a level shifter, and a controller. The pulse generator is configured to receive an input control signal for a switch driver. The pulse generator is also configured to generate a set control signal based on the input control signal. The level shifter is configured to generate, based on the set control signal, an output control signal having a first amplitude greater than a second amplitude of the input control signal. The level shifter is also configured to send the output control signal to the switch driver. The controller is configured to detect a common mode transient at a node coupled to the switch driver. The pulse generator is further configured to increase a pulse width of the set control signal when the controller detects the common mode transient.
H03K 19/0185 - Dispositions pour le couplageDispositions pour l'interface utilisant uniquement des transistors à effet de champ
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H03K 17/081 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande
A receiver coil of an inductive angular position sensor can have circuit features that become smaller than reasonable for high resolution measurement designs. This is especially true when multiple receiver coils are used, such as in a three-phase configuration, and when each of the multiple receiver coils is in a twisted loop configuration. The disclosed inductive angular position sensor utilizes different spatial frequencies for a rotor coil and the receiver coils. For example, the spatial frequency of the receiver coils may be kept smaller than the rotor coil. In this condition, the fundamental frequency of the angular position sensor is shifted to the least common multiple of the spatial frequencies, making the angular resolution of the inductive angular position sensor high, while the circuit features of the receiver coils are maintained at a reasonable size.
G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile
A receiver coil of an inductive angular position sensor can have circuit features that become smaller than reasonable for high resolution measurement designs. This is especially true when multiple receiver coils are used, such as in a three-phase configuration, and when each of the multiple receiver coils is in a twisted loop configuration. The disclosed inductive angular position sensor utilizes different spatial frequencies for a rotor coil and the receiver coils. For example, the spatial frequency of the receiver coils may be kept smaller than the rotor coil. In this condition, the fundamental frequency of the angular position sensor is shifted to the least common multiple of the spatial frequencies, making the angular resolution of the inductive angular position sensor high, while the circuit features of the receiver coils are maintained at a reasonable size.
G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile
An illustrative controller includes: a transmitter to drive an acoustic transducer to generate a first acoustic burst and a second acoustic burst; a receiver coupled to the acoustic transducer to sense a first response to the first acoustic burst and a second response to the second acoustic burst; and a processing circuit to derive output data from the first and second responses in part by determining an offset frequency difference between the first and second responses, wherein the first acoustic burst has a first characteristic frequency and the second acoustic burst has a second characteristic frequency different from the first characteristic frequency.
A method for attaching a terminal pin to a circuit trace on an electronic substrate. The method includes disposing the electronic substrate on a stage, placing a terminal pin on the circuit trace on the electronic substrate, and directing ultrasound energy generated by a sonotrode to a base region of the terminal pin placed on the circuit trace. The ultrasound energy couples the base region to the circuit trace.
H01R 12/73 - Dispositifs de couplage pour circuits imprimés rigides ou structures similaires se couplant avec la bordure des circuits imprimés rigides ou des structures similaires se raccordant à d'autres circuits imprimés rigides ou à des structures similaires
H01L 23/498 - Connexions électriques sur des substrats isolants
An electrical circuit includes positive and negative voltage rails, a reference voltage rail, a non-trimmable bandgap core configured to output a voltage reference on the reference voltage rail, and a trimming element in an auxiliary section located external to the bandgap core. A current source is coupled to the non-trimmable bandgap core and the positive voltage rail. An auxiliary diode arranged in an auxiliary section outside of the bandgap core is coupled to the current source and negative voltage rail. The trimming element is coupled to the current source external to the non-trimmable bandgap core and has an adjustable set point. The adjustable set point is adjusted to inject a corresponding bias current to the auxiliary section during a trimming process and thereby change the voltage reference.
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
15.
DUAL-SIDE COOLING SEMICONDUCTOR PACKAGES AND RELATED METHODS
A dual-side cooling (DSC) semiconductor package includes a first metal-insulator-metal (MIM) substrate having a first insulator layer, first metallic layer, and second metallic layer. A second MIM substrate includes a second insulator layer, third metallic layer, and fourth metallic layer. The third metallic layer includes a first portion having a first contact area and a second portion, electrically isolated from the first portion, having a second contact area. A semiconductor die is coupled with the second metallic layer and is directly coupled with the third metallic layer through one or more solders, sintered layers, electrically conductive tapes, solderable top metal (STM) layers, and/or under bump metal (UBM) layers. The first contact area is electrically coupled with a first electrical contact of the die and the second contact area is electrically coupled with a second electrical contact of the die. The first and fourth metallic layers are exposed through an encapsulant.
Implementations of a method singulating a plurality of semiconductor die. Implementations may include: forming a pattern in a back metal layer coupled on a first side of a semiconductor substrate where the semiconductor substrate includes a plurality of semiconductor die. The method may include etching substantially through a thickness of the semiconductor substrate at the pattern in the back metal layer and jet ablating a layer of passivation material coupled to a second side of the semiconductor substrate to singulate the plurality of semiconductor die.
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
H01L 21/3065 - Gravure par plasmaGravure au moyen d'ions réactifs
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
17.
SEMICONDUCTOR WAFER AND METHOD OF BALL DROP ON THIN WAFER WITH EDGE SUPPORT RING
A semiconductor wafer has an edge support ring around a perimeter of the semiconductor wafer and conductive layer formed over a surface of the semiconductor wafer within the edge support ring. A first stencil is disposed over the edge support ring with first openings aligned with the conductive layer. The first stencil includes a horizontal portion over the edge support ring, and a step-down portion extending the first openings to the conductive layer formed over the surface of the semiconductor wafer. The horizontal portion may have a notch with the edge support ring disposed within the notch. A plurality of bumps is dispersed over the first stencil to occupy the first openings over the conductive layer. A second stencil is disposed over the edge support ring with second openings aligned with the conductive layer to deposit a flux material in the second openings over the conductive layer.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
B23K 3/06 - Dispositifs d'alimentation en métal d'apportCuves de fusion du métal d'apport
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
A semiconductor wafer has a base material. The semiconductor wafer may have an edge support ring. A grinding phase of a surface of the semiconductor wafer removes a portion of the base material. The grinder is removed from or lifted off the surface of the semiconductor wafer during a separation phase. The surface of the semiconductor wafer and under the grinder is rinsed during the grinding phase and separation phase to remove particles. A rinsing solution is dispensed from a rinsing solution source to rinse the surface of the semiconductor wafer. The rinsing solution source can move in position while dispensing the rinsing solution to rinse the surface of the semiconductor wafer. The grinding phase and separation phase are repeated during the entire grinding operation, when grinding conductive TSVs, or during the final grinding stages, until the final thickness of the semiconductor wafer is achieved.
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
B24B 7/22 - Machines ou dispositifs pour meuler les surfaces planes des pièces, y compris ceux pour le polissage des surfaces planes en verreAccessoires à cet effet caractérisés par le fait qu'ils sont spécialement étudiés en fonction des propriétés de la matière des objets non métalliques à meuler pour meuler de la matière inorganique, p. ex. de la pierre, des céramiques, de la porcelaine
B24B 55/06 - Équipement d'enlèvement des poussières sur les machines à meuler ou à polir
H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
A method of clamping a voltage includes providing a fin-based field effect transistor (FinFET) device. The FinFET device includes an array of FinFETs. Each FinFET includes a source contact electrically coupled to a fin and a gate contact. The method also includes applying the voltage to the source contact and applying a second voltage to the gate contact. The voltage is greater than the second voltage. The method further includes increasing the voltage to a threshold voltage and conducting current from the source contact to the gate contact in response to the voltage reaching the threshold voltage.
H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
20.
POWER MODULE PACKAGE BASEPLATE WITH STEP RECESS DESIGN
Implementations described herein are related to a semiconductor device package having an improved baseplate. In such an improved baseplate, there is a recess cut out of a region of a surface of the baseplate such that the recess has a first sidewall having a first thickness above a recess base and a second sidewall having a second thickness above the recess base. A substrate, e.g., a direct bonded copper (DBC) substrate, may be attached to the baseplate at a recess base using, e.g., a solder layer between the recess base and a surface of the substrate.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
21.
DIAGNOSING POWER RAIL OVER-VOLTAGE AND UNDER-VOLTAGE CONDITIONS
Power monitors, power supply circuits, and methods for operating a power supply. The method includes determining a voltage of a power rail provided to a load device from the power supply. The method also includes detecting that the voltage of the power rail is greater than or equal to an over-voltage threshold. The method further includes incrementing an over-voltage counter when the voltage of the power rail is detected as being greater than or equal to the over-voltage threshold. The method also includes detecting that the over-voltage counter is equal to a threshold value. The method further includes generating an interrupt signal when the over-voltage counter is detected as being equal to the threshold value.
Implementations of a method of forming an interconnect may include forming a seed layer over a plurality of pads; patterning a layer of photoresist with a plurality of openings exposing the plurality of pads; forming a plurality of copper interconnects by electroplating each copper interconnect of the plurality of copper interconnects into each opening of the plurality of openings; removing the layer of photoresist; etching the seed layer; forming one or more layers on the plurality of copper interconnect; and patterning a layer of polyimide over the plurality of copper interconnects to form at least one opening over at least one copper interconnect of the plurality of copper interconnects.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
A system may include an analog-to-digital converter (ADC) that contains a capacitive digital-to-analog converter (CDAC). An input signal for the ADC may be sampled at different times using multi-sampling circuitry. The multi-sampling circuitry may include sampling capacitors that form at least part of the CDAC.
H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
24.
COPPER PAD METALLIZATION SYSTEMS AND RELATED METHODS
Implementations of a method of forming an interconnect may include forming a seed layer (10) over a plurality of pads (6); patterning a layer of photoresist (12) with a plurality of openings (14) exposing the plurality of pads (6); forming a plurality of copper interconnects (18) by electroplating each copper interconnect of the plurality of copper interconnects (18) into each opening of the plurality of openings (14); removing the layer of photoresist (12); etching the seed layer (10); forming one or more layers (24) on the plurality of copper interconnect (18); and patterning a layer of polyimide (26) over the plurality of copper interconnects (18) to form at least one opening (28) over at least one copper interconnect of the plurality of copper interconnects (18).
A multi-phase power system configured to add and remove phases according to a plurality of states can increase the efficiency of the power system, which can increase a battery life in mobile applications. After phases are shed, a load may quickly change requiring all phases to be activated before an over current protection triggers a shutdown. The response of the power system to these load transients may be improved through the use of multiple triggers, which can provide an early warning of the changing load requirements more accurately and consistently than a single trigger.
A multiphase power stage that includes addressing and communication techniques to read temperatures of the phases for thermal load balancing is disclosed. The disclosure describes driver modules that can be assigned addresses for serial communication on a common communication bus by temporarily communicating the addresses over dedicated pulse width modulation connections between the driver modules and the controller. After assignment, a temperature request message, addressed to a driver module, can trigger the driver module to transmit an analog temperature signal to a common temperature bus coupled between the driver modules and the controller. The temperatures of the driver modules may be collected in order to activate and deactivate driver modules based on their temperatures, which can balance a thermal load on the multiphase power stage.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
Secure serial bus communication methods and devices suitable for automotive applications. An illustrative integrated circuit includes: a scrambler configured to process data packets into masked data packets using a configuration or an initial state derived by proprietary processing of a seed value stored in the clear or received via a bus; and a digital-to-analog converter configured to send the masked data packets via the bus.
G06F 21/72 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du calcul ou du traitement de l’information dans les circuits de cryptographie
A junction field effect transistor (JFET) includes a drift region disposed on a substrate that includes a drain region of the JFET. A lower gate region is disposed on the drift region, a source region is disposed above the lower gate region, and an upper gate region at least partially surrounding the source region and extending laterally beyond the lower gate region is disposed above the source region. The upper gate region extends laterally beyond the lower gate region by a distance defining a gate offset width between the upper gate region and the lower gate region.
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
29.
INTEGRATION OF SEMICONDUCTOR DEVICE ASSEMBLIES WITH THERMAL DISSIPATION MECHANISMS
In a general aspect, a semiconductor device assembly includes a metallic chamber configured to transfer thermal energy from a first surface of the metallic chamber to a second surface of the metallic chamber opposite the first surface, a thermally conductive polymer layer disposed on the first surface of the metallic chamber, a patterned metal layer disposed on the thermally conductive polymer layer, and at least one semiconductor die disposed on the patterned metal layer.
A junction field effect transistor (JFET) (100) includes a drift region (110) disposed on a substrate (111) that includes a drain region of the JFET. A lower gate region (106) is disposed on the drift region, a source region (102) is disposed above the lower gate region, and an upper gate region (104) at least partially surrounding the source region and extending laterally beyond the lower gate region is disposed above the source region. The upper gate region extends laterally beyond the lower gate region by a distance defining a gate offset width (Gos) between the upper gate region and the lower gate region.
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 21/337 - Transistors à effet de champ à jonction PN
H01L 29/808 - Transistors à effet de champ l'effet de champ étant produit par une jonction PN ou une autre jonction redresseuse à jonction PN
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
A semiconductor device includes an active device region and a plurality of guard rings arranged in a first concentric pattern surrounding the active device region. The semiconductor device also includes a plurality of junctions arranged in a second concentric pattern surrounding the active device region. At least one of the plurality of junctions is arranged between two adjacent guard rings of the plurality of guard rings, and the plurality of junctions have a different resistivity than the plurality of guard rings. The semiconductor device further includes a plurality of coupling paths. At least one of the plurality of coupling paths is arranged to connect two adjacent guard rings of the plurality of guard rings.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
H01L 21/266 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions en utilisant des masques
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
Implementations of a method of forming a copper feature may include providing a copper layer with a thickness thicker than 1 mm; cutting a trench partially through the thickness leaving a remaining thickness using a laser; and, after cutting, removing the remaining thickness using a water jet.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
33.
METHODS FOR MITIGATING LAG IN IMAGE SENSOR DEVICES
Implementations of a method of mitigating lag for an image sensor device may include reading a row of data from an Nth frame of image data from an image sensor device; correcting the row of data using truncated row data from an N-1th frame stored in a memory operatively coupled with the image sensor device to form a lag corrected row of data; outputting the lag corrected row of data; truncating the row of data to form truncated row data from the Nth frame; and storing the truncated row data from the Nth frame in the memory.
H04N 25/40 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner
H04N 1/21 - Enregistrement intermédiaire de l'information
A compact power inverter is efficiently laid out on a multi-layer direct bond metal (DBM) structure, having a reduced footprint and straight, short-run wire bonds. The compact layout reduces an amount of material needed to fabricate a multi-layer DBM that includes a silicon nitride ceramic layer. The layout is further designed so that wire bonds can be routed without bending around corners. The compact DBM structure and short wire bonds provide a solution that is both low-cost and highly reliable.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 23/498 - Connexions électriques sur des substrats isolants
Implementations of a substrate carrier may include a frame including an inner perimeter, the inner perimeter configured to be smaller than a perimeter of an organic substrate panel including multiple semiconductor die coupled thereto; and an outer perimeter configured to be larger than the perimeter of the organic substrate panel; wherein an edge of the frame between the inner perimeter and outer perimeter may be configured to rest against the organic substrate panel to prevent warpage during a heating operation.
H01L 21/673 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants utilisant des supports spécialement adaptés
B65D 61/00 - Châssis ou supports externes conçus pour être assemblés autour d'objets ou appliqués contre eux
A compact power inverter (100, 400, 450) is efficiently laid out on a multi-layer direct bond metal (DBM) structure (102), having a reduced footprint and straight, short-run wire bonds (107, 407, 457). The compact layout reduces an amount of material needed to fabricate a multi-layer DBM (102) that includes a silicon nitride ceramic layer (102b, 402b). The layout is further designed so that wire bonds (107, 407, 457) can be routed without bending around corners. The compact DBM structure (102) and short wire bonds (107, 407, 457) provide a solution that is both low-cost and highly reliable.
Implementations of a leadframe for a semiconductor package may include a half-etched gate lead directly coupled to a gate tie bar; a half-etched source lead directly coupled to a source tie bar; and a die flag directly coupled to at least two die flag tie bars. The gate tie bar and the source tie bar may be configured to enable electroplating of a flank of the half-etched gate lead and the half-etched source lead.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
38.
SEMICONDUCTOR PACKAGES WITH WETTABLE FLANKS AND RELATED METHODS
Implementations of a leadframe for a semiconductor package may include a half-etched gate lead directly coupled to a gate tie bar; a half-etched source lead directly coupled to a source tie bar; and a die flag directly coupled to at least two die flag tie bars. The gate tie bar and the source tie bar may be configured to enable electroplating of a flank of the half-etched gate lead and the half-etched source lead.
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
39.
METHOD FOR DEFINING A GAP HEIGHT WITHIN AN IMAGE SENSOR PACKAGE
According to an aspect, an image sensor package includes a substrate, an image sensor die coupled to the substrate, a light transmitting member, and a plurality of pillar members disposed between and contacting the image sensor die and the light transmitting member. A height of the plurality of pillar members defines a gap height between an active region of the image sensor die and the light transmitting member. The image sensor package including a bonding material that couples the light transmitting member to the image sensor. The bonding material contacts a side of a pillar member, of the plurality of pillar members, that extends between a first end contacting the light transmitting member and a second end contacting the image sensor die.
Implementations of a semiconductor substrate may include a wafer including a first side and a second side; and a support structure coupled to the wafer at a desired location on the first side, the second side, or both the first side and the second side. The support structure may include an organic compound.
H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
H01L 23/14 - Supports, p. ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
H01L 23/32 - Supports pour maintenir le dispositif complet pendant son fonctionnement, c.-à-d. éléments porteurs amovibles
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
41.
SCINTILLATOR CRYSTAL AND PHOTOMULTIPLIER ASSEMBLIES WITH IMPROVED EMISSION DETECTION
In a general aspect, an apparatus includes a scintillator crystal, and a semiconductor die including a first side and a second side opposite the first side. The semiconductor die includes a photomultiplier array disposed on the first side. The scintillator crystal is disposed on the first side of the semiconductor die. The apparatus also includes a carrier disposed on the second side of the semiconductor die. The photomultiplier array is electrically coupled with the carrier. The apparatus further includes a molding material disposed on a sidewall defined by at least one of the semiconductor die or the carrier. The molding material is configured to protect the photomultiplier array from moisture ingress.
G01T 1/29 - Mesure effectuée sur des faisceaux de radiations, p. ex. sur la position ou la section du faisceauMesure de la distribution spatiale de radiations
Implementations of a semiconductor device may include a first largest planar surface, a second largest planar surface and a thickness between the first largest planar surface and the second largest planar surface; and one of a permanent die support structure, a temporary die support structure, or any combination thereof coupled to one of the first largest planar surface, the second largest planar surface, the thickness, or any combination thereof. The first largest planar surface, the second largest planar surface, and the thickness may be formed by at least two semiconductor die. The warpage of one of the first largest planar surface or the second largest planar surface may be less than 200 microns.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/32 - Supports pour maintenir le dispositif complet pendant son fonctionnement, c.-à-d. éléments porteurs amovibles
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
43.
OFFSET CANCEL SYSTEMS AND METHODS FOR RESOLVER-TYPE SENSORS
Implementations of a resolver sensor system may include a signal amplifier portion configured to be coupled to a magnetoresistive sensor coupled with a movable element where the signal amplifier portion configured to receive a sine signal and a cosine signal from the magnetoresistive sensor; and a sensor offset canceling portion coupled with a signal amplifier portion. The sensor offset canceling portion may be configured to generate a direct current offset correction signal to the signal amplifier portion which uses two or more amplifiers included in the signal amplifier portion to receive the sine signal and the cosine signal and to generate corresponding adjusted digital sine and cosine signals. The signal amplifier portion may be configured to provide the adjusted digital sine signal and the adjusted digital cosine signal to one of the servo signal processor or the system controller for use in determining a position of the movable element.
G01D 5/16 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier la résistance
An inductive position sensor subsystem is disclosed. The inductive position sensor includes a fine rotor located on a first printed circuit board, and a metallic coarse rotor including a metal support to which the first printed circuit board is coupled. The inductive position sensor also includes a fine sensor receiver and a coarse sensor receiver that generate respective pluralities of sensor signals based on the rotation of the fine rotor and the metallic coarse rotor. The fine sensor receiver and the coarse sensor receiver are located on a second printed circuit board separate from the first printed circuit board.
G01D 5/22 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile influençant deux bobines par une action différentielle
An imaging system may include a silicon photomultiplier with single-photon avalanche diodes (SPADs). The imaging system may be a LIDAR imaging system with LIDAR processing circuitry. To reduce memory requirements in the LIDAR processing circuitry, a dynamic resolution storage scheme may be used. The LIDAR processing circuitry may include autonomous dynamic resolution circuitry that receives input from a time-to-digital converter (TDC). The autonomous dynamic resolution circuitry may include a plurality of memory banks having different resolutions. Based on the magnitude of the input from the TDC, an appropriate memory bank may be selected. In parallel, an address encoder may select a memory bin based on the input from the TDC.
G01S 7/4865 - Mesure du temps de retard, p. ex. mesure du temps de vol ou de l'heure d'arrivée ou détermination de la position exacte d'un pic
G01S 7/481 - Caractéristiques de structure, p. ex. agencements d'éléments optiques
G01S 17/10 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes à modulation d'impulsion interrompues
46.
DIE-SUBSTRATE INTERFACE INCLUDING LOCKING FEATURES
A die-attach process that creates a bond strength sufficient to hold a die to a substrate while it is handled before being permanently attached is disclosed. The die-attach process includes forming locking features in a metal layer of a substrate so a bond at the die-substrate interface is strengthened. The locking features may include a plurality of cavities or slots formed in a metal layer of the substrate. The cavities and slots can increase a surface area and provide anchor points for a die-attach film placed between the die and the substrate.
Implementations of a pad for an image sensor may include a pad base coupled in a pad opening formed in an image sensor die and a layer of metal directly coupled to the pad base extending to a top surface of the pad opening. The pad base may directly couple with a first metallization layer of the image sensor die.
In a general aspect, an electroplating system (100) includes a vessel (105), an electrolytic plating solution (110) in the vessel, a cathode terminal (120), a first anode terminal (130) and a second (140) anode terminals, a first variable power supply (135), and a second variable power supply (145). The cathode terminal is configured to electrically connect with a workpiece (125) that is submerged in the electrolytic plating solution. The first anode terminal is in the electrolytic plating solution on a first side of the workpiece. The second anode terminal is in the electrolytic plating solution on a second side of the workpiece opposite the first side. The first variable power supply coupled between the cathode terminal and the first anode terminal. The second variable power supply coupled between the cathode terminal and the second anode terminal.
Devices and methods are disclosed for high power inverter modules (100) with enhanced thermal and mechanical performance, for use in electric vehicles. The disclosed devices feature enlarged clips (108) that cover an entire die (104), to distribute mechanical forces, thus preventing die cracks for improved reliability. In these power modules, semiconductor dies (104) are sandwiched between a three-layer direct bond metal (DBM) structure (102) and the enlarged clip. A pre-molded clip assembly (105) can be used that includes integrated metalliization (107) to eliminate the need for external wire bonds. Alternatively, semiconductor dies (104) can be inverted in a flip-chip configuration (701) to face a modified DBM structure (702) that integrates the metallization (707). Simulations of the disclosed power inverters indicate improved efficiency in dissipating heat.
Implementations of an object file for modeling using a three dimensional modeling module may include a first object defined as a root object, the first object corresponding with a first component of a semiconductor package; a second object corresponding with a second component of the semiconductor package directly physically coupled to the first component of the semiconductor package, the second object including a reference to the root object; and at least a third object corresponding with a third component of the semiconductor package, the third object including a reference to the root object, the third component of the semiconductor package directly coupled with a fourth component of the semiconductor package indirectly physically coupled to the second component of the semiconductor package.
G06F 30/31 - Saisie informatique, p. ex. éditeurs spécifiquement adaptés à la conception de circuits
G06F 111/20 - CAO de configuration, p. ex. conception par assemblage ou positionnement de modules sélectionnés à partir de bibliothèques de modules préconçus
51.
ANTI-FLARE SEMICONDUCTOR PACKAGES AND RELATED METHODS
Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side. A first side of an optically transmissive lid may be coupled to the second side of the semiconductor die through one or more dams. The packages may also include a light block material around the semiconductor package extending from the first side of the semiconductor die to a second side of the optically transmissive lid. The package may include an opening in the light block material on the second side of the optically transmissive lid that substantially corresponds with an active area of the semiconductor die.
An ignition system may include an igniter circuit to control the current in a coil supplied by a battery based on an input signal from an engine control unit. To prevent overheating, the igniter circuit may be configured to shut down the current in the coil when the input signal is held high for an over dwell period. The disclosed igniter circuit is configured with circuitry to automatically adjust the over dwell period used based on a condition of the battery to prevent overheating without prematurely shutting down. The automatic adjustment includes indirectly monitoring the battery condition based on a current or a voltage of a switching device coupled to the coil.
Implementations of an object file for modeling using a three dimensional modeling module may include a first object defined as a root object, the first object corresponding with a first component of a semiconductor package; a second object corresponding with a second component of the semiconductor package directly physically coupled to the first component of the semiconductor package, the second object including a reference to the root object; and at least a third object corresponding with a third component of the semiconductor package, the third object including a reference to the root object, the third component of the semiconductor package directly coupled with a fourth component of the semiconductor package indirectly physically coupled to the second component of the semiconductor package.
A semiconductor device package may include a leadframe having a first portion with first extended portions and a second portion with second extended portions. Mold material may encapsulate a portion of the leadframe and a portion of a semiconductor die mounted to the leadframe. A first set of contacts of the semiconductor die may be connected to a first surface of the first extended portions, while a second set of contacts may be connected to a first surface of the second extended portions. A mold-locking cavity having the mold material included therein may be disposed in contact with a second surface of the first extended portions opposed to the first surface of the first extended portions, a second surface of the second extended portions opposed to the first surface of the second extended portions, the first portion of the leadframe, and the second portion of the leadframe.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/482 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
A system may include a hybrid analog-to-digital converter (ADC) that forms a flash ADC in a first mode and a delta-sigma ADC is a second mode. The flash ADC may provide output resulting from a coarse analog-to-digital conversion. The output from the coarse analog-to-digital conversion may be used to configure the delta-sigma ADC to perform a fine analog-to-digital conversion.
H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
H04N 25/772 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs comprenant des convertisseurs A/N, V/T, V/F, I/T ou I/F
Shielded gate semiconductor devices are disclosed for use in high power applications such as electric vehicles and industrial applications. The devices are formed as mesa (106)/trench (400) structures in which shielded gate electrodes are formed in the trenches. Various trench structures (400, 500, 600, 700) are presented that include tapered portions (401) and end tabs (502, 602, 702, 802) that can be beneficial in managing the distribution of electric charge and associated electric fields. The tapered trenches (400) can be used to increase and stabilize breakdown voltages in a termination region (104) of a semiconductor die (100).
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H01L 29/49 - Electrodes du type métal-isolant-semi-conducteur
57.
SYSTEM AND METHOD FOR COMMUNICATING DRIVER READINESS TO A CONTROLLER
A switching regulator is disclosed that includes a driver having a driver-wake circuit configured to report its readiness for operation during a startup period. The driver-wake circuit can operate during startup by temporarily drawing power from the controller's power supply until the driver's power supply has reached a level sufficient to power the driver-wake circuit. The driver-wake circuit is configured to communicate the status of the driver's power supply during startup over a pin typically used to communicate temperature. Thus, the disclosed driver can communicate status during startup without needing extra pins, and because the circuitry is automatically disconnected after startup, very little additional power is consumed.
H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
58.
ISOLATED 3D SEMICONDUCTOR DEVICE PACKAGE WITH TRANSISTORS ATTACHED TO OPPOSING SIDES OF LEADFRAME SHARING LEADS
Described implementations provide wireless, surface mounting of at least two semiconductor devices on opposed surfaces of a leadframe, to provide an isolated, three-dimensional (3D) configuration. The described implementations minimize electrical failures, even for very high voltage applications, while enabling low inductance and high current. Resulting semiconductor device packages have mounting surfaces that provide desired levels of isolation and insulation, while still enabling straightforward mounting techniques, such as soldering, as well as high levels of thermal reliability.
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
H01L 23/498 - Connexions électriques sur des substrats isolants
59.
METHOD AND APPARATUS FOR SENSING THE INPUT VOLTAGE OF A POWER CONVERTER
A method of detecting zero crossings in an AC input voltage at an input of a power converter, including measuring, at a first time, a first voltage. If the first voltage is positive, the method may include determining that the first time corresponds to a positive half-cycle of the AC input voltage. If the first voltage is equal to approximately zero: a) determining that the first time corresponds to a negative half-cycle of the AC input voltage; b) turning on a high-side switch of the power converter for a first time period; and c) measuring, during the first time period, a second voltage. If the second voltage is less than a first threshold, turning off the high-side switch and repeating b) and c) after a time delay. If the second voltage is less than a second threshold, maintaining the high-side switch in an ON state for a second time period.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont
60.
IMAGE SENSOR PACKAGE HAVING A LIGHT BLOCKING MEMBER
According to an aspect, an image sensor package includes a substrate, an image sensor die coupled to the substrate, and a transparent member including a first surface and a second surface, where the second surface of the transparent member is coupled to the image sensor die via one or more dam members such that an empty space exists between an active area of the image sensor die and the second surface of the transparent member. The image sensor package includes a light blocking member coupled to or defined by the transparent member.
A module includes an assembly of a semiconductor device die coupled to a lead frame. A board is disposed below the lead frame. The board includes a plated-through hole (PTH) aligned with an opening in the lead frame above the board. The module further includes a mold body encapsulating at least a portion of the assembly. The mold body includes a through-mold via (TMV) aligned with the opening in the lead frame and with the PTH. The PTH is physically accessible from outside the mold body through the TMV and the opening in the lead frame.
A controller for a power converter for providing an output voltage across a load by modulating a current through an inductive element includes a pulse width modulator stage, a droop signal generation circuit, and a first summing device. The pulse width modulator stage is configured to modulate current into the inductive element in response to an error signal. The droop signal generation circuit is configured to form an alternating current (AC) droop signal in response to controlling a current feedback signal indicative of a current through the inductive element, and to provide a droop signal in response to the AC droop signal. The first summing device is configured to provide the error signal in response to a difference between a sum of a voltage feedback signal and the droop signal, and a reference voltage.
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
63.
PACKAGE COMPRISING A DIRECT BONDED METAL SUBSTRATE AND A COOLING JACKET, METHOD OF FORMING THE PACKAGE AND A DIRECT BONDED METAL SUBSTRATE
A package includes a semiconductor die (15) disposed on a three-layer substrate (100). The three-layer substrate includes a ceramic layer (100-2) disposed between a top metal layer (100-2) and a bottom metal layer (10-3). The semiconductor die is disposed on the top metal layer. An array of mesas (10, 12) is defined in the bottom metal layer with grooves (11) between the mesas forming a path (P) for cooling fluid flow across a surface of the bottom metal layer.
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
C04B 37/00 - Liaison des articles céramiques cuits avec d'autres articles céramiques cuits ou d'autres articles, par chauffage
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p. ex. pistons
Implementations of a method of electroless deposition may include providing a semiconductor substrate including a first largest planar surface and a second largest planar surface; forming a backmetal layer on the second largest planar surface; attaching a tape over the backmetal layer; and electroless depositing a metal layer on a pad included on the first largest planar surface. The method may include, after electroless depositing, removing the tape; and after removing the tape, baking the semiconductor substrate.
H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
65.
POWER MODULE PACKAGE WITH MOLDED VIA AND DUAL SIDE PRESS-FIT PIN
A module (100, 700) includes an assembly of a semiconductor device die (110) coupled to a lead frame (120, 130, 720, 730). A board (150) is disposed below the lead frame. The board includes a plated-through hole (PTH) (162, 762) aligned with an opening (132, 732) in (the lead frame above the board. The module further includes a mold body (150) encapsulating at least a portion of the assembly. The mold body (150) includes a through-mold via (TMV) (160, 760-1, 760-2) aligned with the opening in the lead frame and with the PTH (162, 732). The PTH is physically accessible from outside the mold body through the TMV (160, 760-1, 760-2) and the opening in the lead frame.
Implementations of a method of increasing the adhesion of a tape. Implementations may include: mounting a tape to a frame, mounting a substrate to the tape, heating the tape after mounting the substrate at one or more temperatures for a predetermined period of time, and increasing an adhesion of the tape to the substrate through heating the tape.
H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
67.
SWITCHING POWER CONVERTERS, AND METHODS AND PRIMARY-SIDE CONTROLLERS FOR CONTROLLING SAME
Switching power converters, and methods and primary-side controllers for controlling same. One example is a method of controlling a switching power converter, the method comprising: asserting drive signals applied to a primary switch during a plurality of switching periods; during a first switching period, controlling assertion of a first drive signal based on a sample held by a first capacitor, sampling instantaneous output voltage with a second capacitor, and pre-charging a third capacitor; during a second switching period, controlling assertion of a second drive signal based on a sample held by the second capacitor, sampling instantaneous output voltage with the third capacitor, and pre-charging the first capacitor; and during a third switching period, controlling assertion of a third drive signal based on a sample held by the third capacitor, sampling instantaneous output voltage with the first capacitor, and pre-charging the second capacitor.
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
68.
STRUCTURES AND METHODS FOR SOURCE-DOWN VERTICAL SEMICONDUCTOR DEVICE
A semiconductor device includes a region of semiconductor material having a first side and a second side opposite to the first side. Active device structures are adjacent to the first side, the active device structures comprising source regions and gate electrodes. A first gate conductor is at the first side electrically connected to the gate electrodes, a drain region is at the second side, a second gate conductor is at the second side, and through-semiconductor vias extending from the first side towards the side and electrically connecting the first gate electrode to the second gate electrode. A source electrode is at the first side electrically connected to the source regions, and a drain electrode is at the second side electrically connected to the drain region. The through-semiconductor vias are electrically isolated from the source regions and the drain region. The structure provides a gate/drain up with a source-down configuration.
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 21/3065 - Gravure par plasmaGravure au moyen d'ions réactifs
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
69.
HEMT DEVICES WITH REDUCED SIZE AND HIGH ALIGNMENT TOLERANCE
A High Electron Mobility Transistor (HEMT) includes a source, a drain, a channel layer extending between the source and the drain, a barrier layer formed in contact with the channel layer, and extending between the source and the drain, and a gate formed in contact with, and covering at least a portion of, the barrier layer. The gate has gate edge portions and a gate central portion, and dielectric spacers may be formed over the gate edge portions, with the dielectric spacers having a first width therebetween proximal to the gate, and a second width therebetween distal from the gate, where the second width is longer than the first width.
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
An image sensor may include a pixel array and associated readout paths calibration circuitry. The image sensor may include first column readout circuits formed along a first edge of the pixel array and second column readout circuits formed along a second opposing edge of the pixel array. The readout paths calibration circuitry may include one or more first calibration readout circuits located by the first edge of the array, one or more second calibration readout circuits located by the second edge of the array, and an error detection circuit configured to output an error signal based on signals output from the one or more first calibration readout circuits and the one or more second calibration readout circuits. The one or more second calibration readout circuits and the second column readout circuits can receive a reference voltage that is dynamically adjusted based on the error signal.
G06T 7/80 - Analyse des images capturées pour déterminer les paramètres de caméra intrinsèques ou extrinsèques, c.-à-d. étalonnage de caméra
H04N 25/633 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit appliqué au courant d'obscurité en utilisant des pixels noirs optiques
H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
An image sensor may perform hybrid pixel binning. In pixel binning, pixel values from multiple pixels are combined into a single representative binning value. In a hybrid pixel binning scheme, different pixel groups may be binned in different ways in a single image sensor. When the range of values in a pixel group is low (indicating a flat surface), a mean or median binning scheme may be used. When the range of values in a pixel group is high (indicating an edge), a spatial weighting binning scheme may be used. When a pixel group has an intermediate range, a blend of the median/mean and spatial weighting may be used to avoid undesired blinking in the binning output. The hybrid binning scheme may reduce noise while still preserving high-frequency detail.
A package includes a semiconductor die disposed on a three-layer substrate. The three-layer substrate includes a ceramic layer disposed between a top metal layer and a bottom metal layer. The semiconductor die is disposed on the top metal layer. An array of mesas is defined in the bottom metal layer with grooves between the mesas forming a path for cooling fluid flow across a surface of the bottom metal layer.
H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
73.
SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES
In an example, a semiconductor device includes a semiconductor substrate of a first conductivity type and a semiconductor region of the first conductivity type over the semiconductor substrate. A well region of a second conductivity type is in the semiconductor region. A doped region of the first conductivity type is in the well region. A doped region of the second conductivity type is in the well region. A doped region of the second conductivity type is in the semiconductor substrate at a bottom side. A doped region of the first conductivity type is in the semiconductor substrate at the bottom side. A first conductor is at a top side of the semiconductor region and a second conductor is at the bottom side. In some examples, one or more of doped regions at the bottom side is a patterned doped region.
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
H01L 27/092 - Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
Implementations of a semiconductor device may include a photodiode included in a second epitaxial layer of a semiconductor substrate; light shield coupled over the photodiode; and a first epitaxial layer located in one or more openings in the light shield. The first epitaxial layer and the second epitaxial layer may form a single crystal.
An image sensor may include an array of pixels arranged in rows and columns. Each pixel can include a subpixel circuit and one or more subtraction circuits. Each subpixel circuit can be selectively coupled to neighboring subpixel circuits in the same row via horizontal odd and even switches and can be selectively coupled to neighboring subpixel circuits in the same column via vertical odd and even switches. The horizontal and vertical switches can be turned on in separate phases to store difference values from pairs of neighboring subpixels into the one or more subtraction circuits. The difference values can be read out using comparators and one or more shift registers to output an edge image that includes only edge information.
H04N 25/443 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner en lisant partiellement une matrice de capteurs SSIS en lisant les pixels de zones 2D sélectionnées de la matrice, p. ex. pour le fenêtrage ou le zoom numérique
H04N 25/673 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit appliqué au bruit à motif fixe, p. ex. non-uniformité de la réponse pour la détection ou la correction de la non-uniformité en utilisant des sources de référence
In some aspects, the techniques described herein relate to an electronic device including: a substrate; a metallization layer, the metallization layer having: a first surface disposed on the substrate; a second surface opposite the first surface; and a corrosion-prevention implant layer disposed in the metallization layer, the corrosion-prevention implant layer extending from the second surface to a depth from the second surface in the metallization layer, the depth being less than a thickness of the metallization layer; and an electrical connector coupled with the second surface.
A semiconductor device component includes a contact pad disposed on a surface of a semiconductor substrate, a seed metal layer disposed on the contact pad, and an interconnect disposed on the seed metal layer. The seed metal layer has a width that is greater than the width of the interconnect with a footer portion of the seed metal layer extending outside the width of the interconnect. The semiconductor device component further includes an etch-resistant protective structure disposed on surfaces of the interconnect and the footer portion of the seed metal layer extending outside the width of the interconnect.
Reset output with open drain configuration for functional safety (FUSA) applications. Example embodiments include methods of operating an output of an integrated circuit (IC) including determining an error condition in the IC; generating a reset signal based on the determining the error condition in the IC; selectively conducting, by a field-effect transistor (FET), a first current between an output terminal and a ground terminal of the IC to drive the output terminal to a low voltage state, and thereby signaling the error condition in the IC; conducting a second current between a signal terminal of the IC and a gate of the FET to drive the FET to a conductive state; and selectively driving, in response to the reset signal, the FET to a non-conductive state.
A semiconductor device component includes a contact pad (12) disposed on a surface of a semiconductor substrate (10), a seed metal layer (14) disposed on the contact pad, and an interconnect disposed on the seed metal layer. The seed metal layer has a width that is greater than the width of the interconnect with a footer portion (14F) of the seed metal layer extending outside the width of the interconnect. The semiconductor device component further includes an etch-resistant protective structure (18) disposed on surfaces of the interconnect and the footer portion of the seed metal layer extending outside the width of the interconnect.
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
80.
Nonlinear, discrete time control of power factor correction power converter
An apparatus for controlling a power converter operable to receive a cyclically varying input signal includes a discrete-time, on-time generator coupled to the power converter and configured to regulate an output voltage of the power converter and a controller configured to compare the output voltage of the power converter against a first predetermined range to: obtain a comparison result at a zero-crossing of the cyclically varying input signal and select one of a plurality of operation levels of the discrete-time, on-time generator in response to the comparison result. The plurality of operation levels includes a linear, discrete-time operation level and a nonlinear, discrete-time operation level.
H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
H02M 7/538 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur dans une configuration push-pull
H02M 7/5388 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur dans une configuration en pont avec configuration asymétrique des commutateurs
A device may include a contactor pad having a first side and a second side. A device may include an opening extending through the contactor pad from the first side to the second side, the opening being configured to receive at least a portion of a socket assembly associated with automated test equipment (ATE) for a semiconductor device. A device may include retaining members disposed on the first side and adjacent to respective edges of the opening, the retaining members being configured to removably secure the socket assembly in the opening.
Image sensor pixels, imaging systems, and methods for constructing image sensor pixels. The image sensor pixel includes a photosensitive region, a charge storage node, a deep trench isolation, and a spectral router. The charge storage node is positioned on a back-side of the photosensitive region. The deep trench isolation extends from a front-side of the photosensitive region toward the charge storage node. The spectral router is positioned on the front-side of the photosensitive region. The spectral router is configured to route photons of a first wavelength received at the spectral router into the photosensitive region and away from the charge storage node. The spectral router is also configured to route photons of a second wavelength received at the spectral router to one or more neighboring image sensor pixels.
A semiconductor device may include a first chip that includes a first wafer and a first dielectric layer disposed thereon. The semiconductor device may include a second chip that includes a second wafer and a second dielectric layer disposed thereon, the second chip having a backside surface and a frontside surface opposed to the backside surface, the second chip being bonded to the first chip at the frontside surface to define a bond line between the first dielectric layer and the second dielectric layer. An opening through the backside surface of the second chip may extend into the second dielectric layer, and a bond pad may be disposed within the second dielectric layer between the second wafer and the bond line.
Multi-phase switching power converter. At least one example is a method of operating a multi-phase power converter, the method comprising: operating, by a voltage regulator, a first phase of the multi-phase power converter at a frequency and a first phase-relationship, the first phase comprising first and second power modules; operating, by the voltage regulator, a second phase of the multi-phase power converter at the frequency and a second phase-relationship different than the first phase-relationship, the second phase comprising third and fourth power modules; at least partially balancing current, by the voltage regulator, as between the first phase and the second phase by controlling a first or second duty cycles, respectively; and at least partially balancing current as between the first and second power modules of the first phase based on a local-sharing signal coupled between the first and second power modules.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
A high-power semiconductor device module (100) is implemented with a cavity (112) in the molding package (110). The cavity (112) reduces a volume of the molding compound, preventing an accumulation of stress in the module (100), and associated warpage of the molding package (110). Chip assemblies (106) within the module (100) are designed to fit within the cavity (112), so that semiconductor dies, and sensing devices (204) therein are protected from damage during a sintering process in which the module (100) is mounted to a heat sink. After the sintering process, the cavity (112) can be sealed with a gel material (114). The molding package (110) described herein can also enhance reliability of the module (100) during operation, ensuring that the product is robust for electric and hybrid electric vehicle applications.
H01L 23/047 - ConteneursScellements caractérisés par la forme le conteneur étant une structure creuse ayant une base conductrice qui sert de support et en même temps de connexion électrique pour le corps semi-conducteur les autres connexions étant parallèles à la base
H01L 23/24 - Matériaux de remplissage caractérisés par le matériau ou par ses propriétes physiques ou chimiques, ou par sa disposition à l'intérieur du dispositif complet solide ou à l'état de gel, à la température normale de fonctionnement du dispositif
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
A system is provided that is configured to encode an image in accordance with a variable resolution image format. The variable resolution image format allows the specification of a number of windows in terms of their location and resolution. The image can be decomposed into a minimum number of square superpixels such that all specified windows are at the assigned resolution or better. By encoding one image where only critical portions are at the high resolution while less critical portions are at intermediate or lower resolutions, the number of bits that need to be transmitted from the system to a remote host subsystem can be dramatically reduced.
H04N 23/45 - Caméras ou modules de caméras comprenant des capteurs d'images électroniquesLeur commande pour générer des signaux d'image à partir de plusieurs capteurs d'image de type différent ou fonctionnant dans des modes différents, p. ex. avec un capteur CMOS pour les images en mouvement en combinaison avec un dispositif à couplage de charge [CCD] pour les images fixes
H04N 25/44 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner en lisant partiellement une matrice de capteurs SSIS
87.
METHOD OF FABRICATING SUPER-JUNCTION BASED VERTICAL GALLIUM NITRIDE JFET AND MOSFET POWER DEVICES
A vertical MOSFET includes a substrate and a first III-nitride layer of a first conductivity type and having a first dopant concentration coupled to the substrate. First trenches are within the first III-nitride layer. A second III-nitride structure of a second dopant concentration and a second conductivity type opposite to the first conductivity type are within the first trenches. A third III-nitride layer of the second conductivity type is coupled to the first III-nitride layer and the second III-nitride structure. A fourth III-nitride layer of the first conductivity type coupled to the third III-nitride layer. Second trenches are within the third and fourth III-nitride layers. A gate dielectric and a gate conductor are within the second trenches. A source conductor is coupled to an upper portion of the fourth III-nitride layer. The first III-nitride layer and the second III-nitride structure provide a charge balance structure.
A high-power semiconductor device module is implemented with a cavity in the molding package. The cavity reduces a volume of the molding compound, preventing an accumulation of stress in the module, and associated warpage of the package. Chip assemblies within the module are designed to fit within the cavity, so that semiconductor dies, and sensing devices therein are protected from damage during a sintering process in which the module is mounted to a heat sink. After the sintering process, the cavity can be sealed with a gel material. The molding package described herein can also enhance reliability of the module during operation, ensuring that the product is robust for electric and hybrid electric vehicle applications.
In a general aspect, a packaged semiconductor device apparatus a conductive paddle, a semiconductor die coupled with the conductive paddle and a conductive clip having a first portion with a first thickness and a second portion with a second thickness. The first thickness can be greater than the second thickness. The first portion can be coupled with the semiconductor die. The device can also include a molding compound encapsulating the semiconductor die and at least partially encapsulating the conductive paddle and the conductive clip. The device can further include a signal lead that is at least partially encapsulated in the molding compound, the second portion of the conductive clip being coupled with the signal lead.
A fan out package (102) (202) (302-1) (302-2) (402-1) (402-2) (502-1) (502-2) (602) (702) (802-1) (802-2) (902-1) (902-2) (1002-1) (1002-2) may include a plurality of semiconductor dies (104) (204) (304) (404) (504) (604) (704) (804) (904) (1004), each of the semiconductor dies including a first surface and a second surface opposite to the first surface. The fan out package includes a redistribution layer (108) (208) (308) (408) (508) (608) (708) (808) (908) (1008) coupled to the first surface of each of the plurality of semiconductor dies, a dieback conductive member (106) (206) (306) (406) (506) (606) (706) (806) (906) (1006) coupled to the second surface of each of the plurality of semiconductors dies, and an encapsulation material (114) (214) (314) (414) (514) (614) (814) (914) (1014) coupled to the plurality of semiconductor dies and the dieback conductive member.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
A fan out package may include a plurality of semiconductor dies, each of the semiconductor dies including a first surface and a second surface opposite to the first surface. The fan out package includes a redistribution layer coupled to the first surface of each of the plurality of semiconductor dies, a dieback conductive member coupled to the second surface of each of the plurality of semiconductors dies, and an encapsulation material coupled to the plurality of semiconductor dies and the dieback conductive member.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/498 - Connexions électriques sur des substrats isolants
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 25/11 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
Methods of forming semiconductor packages include providing a first insulator layer coupled with a first metallic layer. A recess is formed in the first metallic layer and a semiconductor die is mechanically coupled therein. The die is mechanically coupled with a second metallic layer and the second metallic layer is coupled with a second insulator layer. The die and layers are at least partially encapsulated to form the semiconductor package. The first and/or second metallic layers may be insulator-metal substrates, metal-insulator-metal (MIM) substrates, or may be formed of lead frames. In implementations the package does not include a spacer between the die and the first metallic layer and does not include a spacer between the die and the second metallic layer. In implementations the first insulator layer and the second insulator layer are exposed through the encapsulant or are mechanically coupled with metallic layers exposed through the encapsulant.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements
Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side. A first side of an optically transmissive lid may be coupled to the second side of the semiconductor die through one or more dams. The packages may also include a light block material around the semiconductor package extending from the first side of the semiconductor die to a second side of the optically transmissive lid. The package may include an opening in the light block material on the second side of the optically transmissive lid that substantially corresponds with an active area of the semiconductor die.
An imager (300) is configured for capturing short-wavelength infrared (SWIR) images. The imager includes an optical sensor die (310) including a semiconductor substrate (312), at least one device (346) fabricated in the semiconductor substrate, a layer of colloidal quantum dots (CQD) photodetectors (340) disposed above of the semiconductor substrate, and an intermetal dielectric (IMD) layer (313) disposed on a bottom surface of the semiconductor substrate. The IMD layer includes at least a metal level (M1-M4) of a redistribution layer (RDL) (313M) of the optical sensor die.
H01L 31/0352 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails caractérisés par leurs corps semi-conducteurs caractérisés par leur forme ou par les formes, les dimensions relatives ou la disposition des régions semi-conductrices
H01L 31/101 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet
H04N 25/75 - Circuits pour fournir, modifier ou traiter des signaux d'image provenant de la matrice de pixels
H04N 25/79 - Agencements de circuits répartis entre des substrats, des puces ou des cartes de circuits différents ou multiples, p. ex. des capteurs d'images empilés
95.
METHODS AND APPARATUS FOR REPETITIVE HISTOGRAMMING
Various embodiments of the present technology may provide methods and apparatus for repetitive histogramming. The apparatus may provide a limited number of physical bins to perform multiple histograms on a total number of virtual bins. The apparatus may provide a single physical bin that is used to sweep over the total number of virtual bins.
G01S 7/4861 - Circuits pour la détection, d'échantillonnage, d'intégration ou de lecture des circuits
G01S 17/10 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes à modulation d'impulsion interrompues
G04F 10/00 - Appareils pour mesurer des intervalles de temps inconnus par des moyens électriques
96.
SIGNALING OPEN DRAIN READBACK FOR FUNCTIONAL SAFETY (FUSA) APPLICATIONS IN POINT OF LOAD (POL) INTEGRATED CIRCUIT
Signaling open drain read back for functional safety (FUSA) applications in point of load (POL) integrated circuit. Example embodiments include methods of operating a point of load (POL) device, including: supplying power to a load via a power terminal; selectively conducting, by a field-effect transistor (FET), a current between a signal output terminal of the POL power supply device and a ground terminal of the POL power supply device to drive the signal output terminal to a low-voltage state, thereby communicating a signal; and detecting, by a monitoring circuit in the POL power supply, a status of the signal output terminal to determine whether an external device is communicating the signal on a shared communications line connected to the signal output terminal.
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
97.
METHOD AND APPARATUS FOR DIGITAL, CLOSED-LOOP CONTROL OF CRCM SWITCH-MODE POWER CONVERTERS
A method of setting a synchronous rectifier on-time value includes determining that a time interval has occurred, receiving a number of triangular current mode (TCM) pulses measured during the time interval, and determining a pulse comparison value equal to a number of switching period pulses during the time interval minus the number of TCM pulses during the time interval. The method also includes increasing the synchronous rectifier on-time if the pulse comparison value is greater than or equal to a threshold and decreasing the synchronous rectifier on-time if the pulse comparison value is less than the threshold.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont
Audio communication methods, devices, and systems are provided with an ultra-low latency communications protocol. One illustrative communication method suitable for a primary hearing instrument includes: transmitting a preamble packet to initiate a wireless connection; after receiving a preamble response packet, wirelessly sending a downlink stream of audio data frames; and wirelessly receiving an uplink stream of audio data frames. The audio data frames of the downlink stream and the uplink stream each consist of a message packet, a check packet, and multiple single-sample audio data packets, and these packets exclude any preambles or sync words. The audio data frame packets of the downlink stream and the uplink stream are interleaved with each other.
Clock sources, apparatuses, and methods for operating crystal oscillators. The method includes determining a first time value indicating an amount of time needed to return a trimming value of the crystal oscillator to a predetermined value. The method also includes determining a second time value indicating an amount of time remaining until a clock signal with a predetermined frequency precision is needed. The method further includes detecting that a difference between the first time value and the second time value is greater than or equal to a predetermined step time. The method also includes incrementing a precision reduction value when the difference between the first time value and the second time value is greater than or equal to the predetermined step time. The method further includes adjusting the trimming value of the crystal oscillator based on a difference between the predetermined value and the precision reduction value.
In a general aspect, a circuit includes a first ESD protection circuit having a first terminal and a second terminal, and a second ESD protection circuit having a first terminal and a second terminal. The second terminal of the second ESD protection circuit is coupled with the second terminal of the first ESD protection circuit. The circuit further includes a third ESD protection circuit having a first terminal and a second terminal. The second terminal of the third ESD protection circuit is coupled with the second terminal of the first ESD protection circuit and the second terminal of the second ESD protection circuit.
H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
