Abrégé

A computer-implemented method of automated filter design comprising designing a feedback filter for an active noise cancelling system.

Classes IPC  ?

• G10K 11/178 - Procédés ou dispositifs de protection contre le bruit ou les autres ondes acoustiques ou pour amortir ceux-ci, en général utilisant des effets d'interférenceMasquage du son par régénération électro-acoustique en opposition de phase des ondes acoustiques originales

Abrégé

A carrier tape has at least two conductive rails affixed at opposite edges of the carrier tape. The purpose of the conductive rails is to provide power to smart labels mounted to the carrier tape for charging the batteries of each of the smart labels or transferring data to or from the smart labels. Holes are pierced into the conductive rails and the carrier tape to make a jagged edge at the backside of each hole in the carrier tape. The jagged edge of each of the holes of the conductive rail and the carrier tape on one layer connects with the conductive rail of the layer immediately adjacent. The smart labels are mounted to the carrier tape with an adhesive. A transport package holds a carrier tape that retains the smart labels and the conductive rails and is configured to transfer charging current or data to the smart labels.

Classes IPC  ?

• G06K 7/10 - Méthodes ou dispositions pour la lecture de supports d'enregistrement par radiation électromagnétique, p. ex. lecture optiqueMéthodes ou dispositions pour la lecture de supports d'enregistrement par radiation corpusculaire
• H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
• B32B 37/12 - Procédés ou dispositifs pour la stratification, p. ex. par polymérisation ou par liaison à l'aide d'ultrasons caractérisés par l'usage d'adhésifs
• G06K 19/07 - Supports d'enregistrement avec des marques conductrices, des circuits imprimés ou des éléments de circuit à semi-conducteurs, p. ex. cartes d'identité ou cartes de crédit avec des puces à circuit intégré
• B32B 3/26 - Produits stratifiés comprenant une couche ayant des discontinuités ou des rugosités externes ou internes, ou une couche de forme non planeProduits stratifiés comprenant une couche ayant des particularités au niveau de sa forme caractérisés par une couche continue dont le périmètre de la section droite a une allure particulièreProduits stratifiés comprenant une couche ayant des discontinuités ou des rugosités externes ou internes, ou une couche de forme non planeProduits stratifiés comprenant une couche ayant des particularités au niveau de sa forme caractérisés par une couche comportant des cavités ou des vides internes
• B32B 38/04 - Poinçonnage, coupe ou perforation

Abrégé

A method is provided for using a microcontroller for driving an external device, where the microcontroller comprises a processor coupled to a controller, and the controller comprises a state machine coupled to a storage medium configured to store at least one command executable by the state machine. A drive signal is generated using the controller to drive the external device. The storage medium may be configured by the processor with various commands and waveforms for operating different types of external devices. The proposed microprocessor permits reducing power consumption while at the same time allowing for a broad flexibility of use.

Classes IPC  ?

• G06F 13/10 - Commande par programme pour dispositifs périphériques
• G06F 1/26 - Alimentation en énergie électrique, p. ex. régulation à cet effet

Abrégé

A current monitoring circuit for use with an inductor having a magnetizing phase and a de-magnetizing phase is presented. The current monitoring circuit has a voltage controlled oscillator and a first counter. The voltage controlled oscillator generates a clock signal based on a voltage across the inductor. The first counter generates a counter value using the clock signal. The current monitoring circuit may be implemented as part of a switched mode power supply having an inductor coupled to a pair of power switches and a controller adapted to generate a control signal to control the pair of power switches based on the counter value.

Classes IPC  ?

• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
• H02M 1/00 - Détails d'appareils pour transformation
• H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
• G01R 19/25 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe utilisant une méthode de mesure numérique

Abrégé

A key word detection apparatus and a method for low-power voice-activated devices are presented. A first signal processing module operates with a first transducer to receive an incoming signal and generates a first sample. A second signal processing module operates with a second transducer which receives an incoming signal and generates a second sample. In summary, a signal processing system, in particular a key word detection system, has a first low power module that wakes up a second higher power module. The second module uses signals from the first module in order to improve accuracy of key word detection or other signal processing tasks.

Classes IPC  ?

• G10L 15/22 - Procédures utilisées pendant le processus de reconnaissance de la parole, p. ex. dialogue homme-machine
• G10L 15/08 - Classement ou recherche de la parole

Abrégé

A digital signal processing system for multiplying a digital value and a digital signal. The digital signal processing system receives the digital value in an encoded format, and multiplies the digital value with the digital signal. The digital value in the encoded format has an offset, which is encoded as a floating point. The disclosure provides a digital processing system that can carry out a multiplication operation with a smaller area, less complexity and/or reduced power usage compared with known multipliers.

Classes IPC  ?

• G10K 11/178 - Procédés ou dispositifs de protection contre le bruit ou les autres ondes acoustiques ou pour amortir ceux-ci, en général utilisant des effets d'interférenceMasquage du son par régénération électro-acoustique en opposition de phase des ondes acoustiques originales

Abrégé

A method of authenticating a first device at a second device for two wirelessly communicating devices, the method comprising: determining the distance between the two devices based on a property of a received communication; at each device, determining at least one shared physical layer property of the communication channel between the two devices; and authenticating the first device based on the determined distance between the two devices and the determined physical layer property of the communication channel.

Classes IPC  ?

• H04W 12/63 - Sécurité dépendant du contexte dépendant de la localisationSécurité dépendant du contexte dépendant de la proximité
• H04W 12/50 - Appariement sécurisé de dispositifs
• H04W 64/00 - Localisation d'utilisateurs ou de terminaux pour la gestion du réseau, p. ex. gestion de la mobilité
• H04W 74/08 - Accès non planifié, p. ex. ALOHA
• H04L 9/40 - Protocoles réseaux de sécurité
• H04W 12/069 - Authentification utilisant des certificats ou des clés pré-partagées

Abrégé

A digital filter for filtering a pulse density modulation (PDM) signal is presented. The filter has a first filter circuit to receive an input signal and to provide a filtered input signal at successive time steps which include a first filtered value at the first time step and a second filtered value at a second time step. The filter also has a quantizer to provide an output signal comprising output values at successive time steps and a filter variable circuit with a first multiplication circuit to receive the first filter variable, and divide the first filter variable by a first gain factor and a first summing circuit configured to receive the divided first filter variable, receive the output signal, and add the divided first filter variable and the first output value and a second multiplication circuit and a delay circuit.

Classes IPC  ?

• H04L 25/49 - Circuits d'émissionCircuits de réception à conversion de code au transmetteurCircuits d'émissionCircuits de réception à pré-distorsionCircuits d'émissionCircuits de réception à insertion d'intervalles morts pour obtenir un spectre de fréquence désiréCircuits d'émissionCircuits de réception à au moins trois niveaux d'amplitude
• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle

Abrégé

An adaptive sample and hold circuit for signal amplifier range selection is presented. The adaptive sample and hold circuit has an input for receiving an input signal and an output for providing a sample-and-hold-voltage. It also includes a sample-and-hold-capacitor to generate the sample-and-hold-voltage from the input signal, and a range detector. The range detector is adapted to identify a range of the input signal and to adjust a voltage at the sample-and-hold-capacitor based on the range of the input signal to maintain the sample-and-hold-voltage within a predetermined voltage span.

Classes IPC  ?

• H03F 3/217 - Amplificateurs de puissance de classe DAmplificateurs à commutation
• H03F 3/38 - Amplificateurs de courant continu, comportant un modulateur à l'entrée et un démodulateur à la sortieModulateurs ou démodulateurs spécialement conçus pour être utilisés dans de tels amplificateurs
• H03F 3/181 - Amplificateurs à basse fréquence, p. ex. préamplificateurs à fréquence musicale
• H03F 3/187 - Amplificateurs à basse fréquence, p. ex. préamplificateurs à fréquence musicale comportant uniquement des dispositifs à semi-conducteurs dans des circuits intégrés

Abrégé

A computer-implemented method for automatically optimizing a hybrid active noise cancellation system, the hybrid active noise cancellation system comprising a feedback filter and a feedforward filter, the method comprising optimizing the feedforward filter, thereby optimizing the hybrid active noise cancellation system, wherein optimization of the feedforward filter is dependent on the feedback filter.

Classes IPC  ?

• H04R 3/00 - Circuits pour transducteurs
• G10K 11/178 - Procédés ou dispositifs de protection contre le bruit ou les autres ondes acoustiques ou pour amortir ceux-ci, en général utilisant des effets d'interférenceMasquage du son par régénération électro-acoustique en opposition de phase des ondes acoustiques originales
• H04R 3/02 - Circuits pour transducteurs pour empêcher la réaction acoustique

Abrégé

The present invention discloses a method and a device for performing authenticated ranging measurement by a first radio node. The method comprises receiving a first ranging signal from the second radio node; determining a first ranging parameter based on the first ranging signal; determining a range based on the first ranging parameter; and authenticating the second radio node based on the first ranging signal and authentication setup information comprising a condition on the first ranging signal.

Classes IPC  ?

• H04L 9/08 - Répartition de clés
• H04W 76/10 - Établissement de la connexion

Abrégé

There is presented a driver and a corresponding method for driving a p-type power switch. The driver includes a capacitor coupled to a control terminal of the power switch. The driver is configured to apply a control voltage to the control terminal and to connect the control terminal to ground to reduce the control voltage down to a target value to switch the power switch on. When identifying that the control voltage has reached the target value, the driver disconnects the control terminal from ground. The driver may be used in various circuits including switching power converters, audio amplifiers and charge-pump circuits.

Classes IPC  ?

• H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

Abrégé

A method of communication in a Bluetooth Low Energy (BLE) network comprising a master device and a plurality of slave devices. The method has the steps of: generating a unique identifier parameter comprising a data string having a plurality of bits; assigning to each slave device a unique bit of the unique identifier parameter and a value of the bit representative of active communication; sending from the master device to each slave device a communication which includes the unique identifier parameter; at each slave device, determining the value of the bit assigned to the respective slave device; at each slave device, if the determined value of the bit is representative of active communication, processing the communication, otherwise ignoring the communication.

Classes IPC  ?

• H04W 4/80 - Services utilisant la communication de courte portée, p. ex. la communication en champ proche, l'identification par radiofréquence ou la communication à faible consommation d’énergie
• H04B 1/713 - Techniques d'étalement de spectre utilisant des sauts de fréquence

Abrégé

An arbiter for use with a plurality of request signals is presented. The arbiter includes a sequence identifier to identify an order between the plurality of request signals. The arbiter provides a plurality of output signals in which each output signal is associated with a request signal. When the request signals are provided in a sequential order the output signals are provided in the identified sequential order. When the request signals are provided substantially at the same time the output signals are provided in an arbitrary sequential order. A corresponding signal arbitration method and an electronic circuit comprising the arbiter are also presented.

Classes IPC  ?

• G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire
• H03K 19/20 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion caractérisés par la fonction logique, p. ex. circuits ET, OU, NI, NON
• G06F 9/448 - Paradigmes d’exécution, p. ex. implémentation de paradigmes de programmation
• H03K 19/00 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion

Abrégé

A charging circuit and a method with an inductor, an input to receive an input voltage, an output, and a switching means is presented. The switching means performs cycles where each cycle includes, switching the circuit such that the inductor enters into an energy charging state in which the inductor stores energy provided by the input voltage. When energy stored in the inductor reaches an energy threshold, the switching circuit operates such that the inductor enters into an energy discharging state in which the inductor provides energy to the output. The energy threshold is based on a predefined maximum energy storage current value and the time between cycles is based on a duration of the energy discharging state.

Classes IPC  ?

• H02J 7/04 - Régulation du courant ou de la tension de charge
• H02J 7/16 - Régulation du courant ou de la tension de charge par variation de champ
• H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
• H03K 5/24 - Circuits présentant plusieurs entrées et une sortie pour comparer des impulsions ou des trains d'impulsions entre eux en ce qui concerne certaines caractéristiques du signal d'entrée, p. ex. la pente, l'intégrale la caractéristique étant l'amplitude
• H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
• H02J 7/35 - Fonctionnement en parallèle, dans des réseaux, de batteries avec d'autres sources à courant continu, p. ex. batterie tampon avec des cellules sensibles à la lumière
• H02M 1/00 - Détails d'appareils pour transformation

Abrégé

A method of automated feedforward filter design comprising designing a feedforward filter for a system implementing active noise cancelling is described. The method includes designing the feedforward filter by determining a filter transfer function of the feedforward filter. Optionally, the filter transfer function is determined using a least square method. The method also includes determining the filter transfer function by defining a target transfer function of the feedforward filter and applying the least square method using the target transfer function to determine a filter expression for the filter transfer function. Optionally, the least square method is a weighted least square method.

Classes IPC  ?

• G10K 11/178 - Procédés ou dispositifs de protection contre le bruit ou les autres ondes acoustiques ou pour amortir ceux-ci, en général utilisant des effets d'interférenceMasquage du son par régénération électro-acoustique en opposition de phase des ondes acoustiques originales

Abrégé

A carrier tape has at least two conductive rails affixed at opposite edges of the carrier tape. The purpose of the conductive rails is to provide power to smart labels mounted to the carrier tape for charging the batteries of each of the smart labels or transferring data to or from the smart labels. Holes are pierced into the conductive rails and the carrier tape to make a jagged edge at the backside of each hole in the carrier tape. The jagged edge of each of the holes of the conductive rail and the carrier tape on one layer connects with the conductive rail of the layer immediately adjacent. The smart labels are mounted to the carrier tape with an adhesive. A transport package holds a carrier tape which retains the smart labels and the conductive rails and is configured to transfer charging current or data to the smart labels.

Classes IPC  ?

• G06K 19/06 - Supports d'enregistrement pour utilisation avec des machines et avec au moins une partie prévue pour supporter des marques numériques caractérisés par le genre de marque numérique, p. ex. forme, nature, code
• G06K 19/077 - Détails de structure, p. ex. montage de circuits dans le support

Abrégé

A digital filter structure and related method of digital filtering are presented. The digital filter structure is arranged to receive one or more clocked input signals having a first clock rate, and which is driven at a second clock rate higher than said first clock rate. The digital filter structure has a plurality of delay elements and multiplexing circuitry arranged to selectively engage the delay elements such that, at every clock cycle of the digital filter structure, a filter operation is performed on a different stream of data. The disclosure can be applied in many different contexts. One particular implementation example is that of an adaptive noise cancellation (ANC) system using sigma-delta infinite impulse response filters. In this context the present disclosure minimizes latency and hardware implementation area by requiring only one filtering circuit for multiple channels of data to be filtered.

Classes IPC  ?

• H03H 17/02 - Réseaux sélecteurs de fréquence
• G06F 1/10 - Répartition des signaux d'horloge

Abrégé

A voltage selection circuit for selecting a voltage from a plurality of input voltages comprising a plurality of diodes, each diode having a first terminal coupled to one of the input voltages, and a current sensor configured to sense a current flow through each diode, wherein the selected voltage is dependent on the sensed current flow. In operation, the circuit functions as a comparator to detect the maximum among the input voltages. The comparator decision is used to close one or more of the power switches to ensure that the load is powered from the highest input voltage.

Classes IPC  ?

• G05F 3/26 - Miroirs de courant
• H03K 19/20 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion caractérisés par la fonction logique, p. ex. circuits ET, OU, NI, NON
• H03K 17/00 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts

Abrégé

A demodulation unit for recovering a transmitted symbol from a received signal that has been modulated using an MDPSK modulation scheme is described. The demodulation unit is configured to, for a current time instant, derive a current sample of a phase signal indicative of a phase of the received signal. Furthermore, the demodulation unit is configured to determine a set of discrimination signals for the current sample of the phase signal, based on the current sample of the phase signal and based on one or more previous samples of the phase signal for one or more previous time instants. In addition, the demodulation unit is configured to determine the transmitted symbol for the current time instant based on the set of discrimination signals.

Classes IPC  ?

• H04L 27/22 - Circuits de démodulationCircuits récepteurs
• H04L 27/233 - Circuits de démodulationCircuits récepteurs utilisant une démodulation non cohérente
• H04L 27/00 - Systèmes à porteuse modulée

Abrégé

The present document discloses circuits and methods for providing an output voltage at an output port. In one of the embodiments, a circuit has a power amplifier having an output. In particular, the circuit may have a first transformer including a first coil and a second coil. Moreover, the circuit may have a first capacitor connected in parallel to the first coil and a second capacitor connected in parallel to the second coil. More particularly, the circuit may be adapted to have a first end of the first coil connected to the output of the power amplifier, and a second end of the first coil connected to the output port of the circuit.

Classes IPC  ?

• H03F 1/00 - Détails des amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge, uniquement des dispositifs à semi-conducteurs ou uniquement des composants non spécifiés
• H03F 1/02 - Modifications des amplificateurs pour augmenter leur rendement, p. ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire
• H03H 7/01 - Réseaux à deux accès sélecteurs de fréquence
• H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
• H03F 3/195 - Amplificateurs à haute fréquence, p. ex. amplificateurs radiofréquence comportant uniquement des dispositifs à semi-conducteurs dans des circuits intégrés

Abrégé

A single-ended to differential circuit is presented. The circuit may be a single-ended to differential integrator or a single-ended to differential amplifier. The circuit determines a first output and a second output voltage based on an input voltage, first and second reference voltages. The circuit has a first, a second and a third input memory element. The circuit in a first phase, samples a voltage indicative of the input voltage on the first input memory element. The circuit in the first phase, samples a voltage indicative of the first reference voltage on the second input memory element. The circuit in the first phase, samples a voltage indicative of the second reference voltage on the third input memory element. The circuit, in a second phase, determines the first and second output voltage based on the sampled voltages on the first, second, and third input memory elements.

Classes IPC  ?

• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle
• H03F 3/45 - Amplificateurs différentiels
• G11C 27/02 - Moyens d'échantillonnage et de mémorisation

Abrégé

An inverter is presented. The inverter may be configured to receive an input voltage at an input node of the inverter, and to generate an output voltage at an output node of the inverter. The inverter may comprise a first transistor coupled between a supply node and the output node of the inverter. Further, the inverter may comprise a second transistor coupled between the output node of the inverter and a reference node. The input node of the inverter may be coupled to a back-gate of the first transistor and to a back-gate of the second transistor.

Classes IPC  ?

• H02M 7/537 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur

Abrégé

A sensing device with a phase locked loop circuit that has an oscillator to provide an oscillator output signal is presented. The sensing device has a power amplifier to provide at an output of the power amplifier an amplified output signal based on the oscillator output signal. The amplified output signal has an interfering signal component at the oscillator frequency. The sensing device has a measurement circuit to measure offset information regarding a frequency offset between the oscillator frequency and a target frequency of the oscillator. The frequency offset is due to a frequency pulling effect at the oscillator caused by the interfering signal component of the amplified output signal. The sensing device has a control circuit to use the offset information for trimming the phase locked loop circuit and/or the power amplifier, and/or for determining information regarding an environmental situation at the output of the power amplifier.

Classes IPC  ?

• H03L 7/099 - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle
• H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
• H03L 7/093 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
• H03F 1/26 - Modifications des amplificateurs pour réduire l'influence du bruit provoqué par les éléments amplificateurs
• H03F 3/24 - Amplificateurs de puissance, p. ex. amplificateurs de classe B, amplificateur de classe C d'étages transmetteurs de sortie

Abrégé

A frequency divider is provided which uses common circuitry to switch between different duty cycle outputs. The divider has one or more memory elements with a feedback loop and which are controllable to adjust a duty cycle of an output signal. Each memory element has a first regenerative cell and a second regenerative cell, and where one of the regenerative cells is a controllable regenerative cell which can be controlled to vary the duty cycle of an output of the frequency divider circuit. The controllable regenerative cell can be selectively activated so that in a first configuration where the controllable regenerative cell is activated an output of the frequency divider circuit has a first duty cycle and in a second configuration where the controllable regenerative cell is deactivated an output of the frequency divider circuit has a second duty cycle.

Classes IPC  ?

• H03K 3/017 - Réglage de la largeur ou du rapport durée période des impulsions
• H03K 3/037 - Circuits bistables
• H03K 3/012 - Modifications du générateur pour améliorer le temps de réponse ou pour diminuer la consommation d'énergie
• H04B 1/10 - Dispositifs associés au récepteur pour limiter ou supprimer le bruit et les interférences
• H03K 5/00 - Transformation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
• H04B 1/401 - Circuits pour le choix ou l’indication du mode de fonctionnement
• H04B 1/44 - Commutation transmission-réception

Abrégé

A signal processing structure and method are presented. A first digital filter operates on received sigma-delta modulated (SDM) input signals. A second pre-processing digital filter receives a SDM input signal, directly low pass filter the SDM input signal and provides an output SDM signal. The output sigma-delta modulated signal is provided as an input for said first digital filter. In standard digital systems operating with digital microphones, filtering of the microphones' output signal requires to first convert the signal into pulse code modulation (PCM), then filter and finally convert back to pulse density modulation (PDM). This approach increases the latency of the system because decimation and interpolation must be performed in order to pass from PDM to PCM. By using filters that operate directly on the oversampled PDM output of the digital microphones it is possible to reduce the latency of the system and minimize the hardware area.

Classes IPC  ?

• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle
• H04R 1/10 - ÉcouteursLeurs fixations
• H04B 7/015 - Réduction des effets d'écho

Abrégé

This document presents an oscillator circuit and method. The oscillator circuit has a crystal to generate an oscillating voltage signal, a load capacitor coupled to the crystal, a capacitive element, and a switching circuit. The switching circuit alternately connects the capacitive element to the load capacitor and disconnects the capacitive element from the load capacitor. The presented oscillator circuit shows the advantages of a lower power consumption and a smaller circuit area.

Classes IPC  ?

• H03B 5/36 - Production d'oscillation au moyen d'un amplificateur comportant un circuit de réaction entre sa sortie et son entrée l'élément déterminant la fréquence étant un résonateur électromécanique un résonateur piézo-électrique l'élément actif de l'amplificateur comportant un dispositif semi-conducteur

Abrégé

The present document relates to oscillator circuits and a method. An oscillator circuit generates an oscillating voltage signal, wherein the crystal has a first electrode and a second electrode. The oscillator circuit has a power source with a supply terminal and a reference terminal. The oscillator circuit has a switching circuit arranged between the power source and the crystal. The switching circuit, in a start-up phase, alternately connects the supply terminal of the power source to the first and second electrode of the crystal such that an amplitude of the oscillating voltage signal is increased.

Classes IPC  ?

• H03B 5/36 - Production d'oscillation au moyen d'un amplificateur comportant un circuit de réaction entre sa sortie et son entrée l'élément déterminant la fréquence étant un résonateur électromécanique un résonateur piézo-électrique l'élément actif de l'amplificateur comportant un dispositif semi-conducteur

Abrégé

A digital filter and a method for filtering a pulse density modulation (PDM) signal are presented. The digital filter has a first filter circuit to receive an input signal with input values at successive time steps to provide a filtered input signal with filtered values at successive time steps. The digital filter does not require sample-rate or data format conversions. Also, the digital filter is area and power efficient when implemented in hardware. Optionally, the digital filter has a sigma-delta modulator including the quantiser, the sigma-delta modulator being used to receive the filtered input signal and to process the filtered input signal before and/or after being quantised by the quantiser. This digital filter does not require sample-rate or data format conversions. This digital filter is area and power efficient when implemented in hardware.

Classes IPC  ?

• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle
• H03H 17/06 - Filtres non récursifs
• H03H 17/04 - Filtres récursifs
• H03H 17/02 - Réseaux sélecteurs de fréquence

Abrégé

The present document relates to a Viterbi-based GFSK (Gaussian frequency-shift keying) demodulator that supports different modulation index ranges. In particular, the present document relates to a circuit and a corresponding method for demodulating a base band signal. For example, the base band signal may have an in-phase component and a quadrature component. The method includes determining a phase-modulated signal based on the base band signal. The method includes determining a scaled phase signal by scaling the phase-modulated signal using a scaling factor. The method includes determining discrimination signals based on the scaled phase signal using a periodic discrimination function. The method includes applying a Viterbi algorithm to the discrimination signals for determining an output signal.

Classes IPC  ?

• H04L 27/14 - Circuits de démodulationCircuits récepteurs

Abrégé

A method for a device for determining the location of a mobile transmitting device using a two phase time difference of arrival method and to a system using such a device are presented. There is a first radio node for calculating a location of a third radio node, for receiving, from the third radio node, a first ranging signal and for calculating, based on the first ranging signal, a first ranging parameter. The first radio node receives, from a second radio node, a second ranging signal, transmits to the second radio node a third ranging signal, calculates a phase offset between the first and second radio nodes based on the second and third ranging signals, and calculates a distance between the first and third radio nodes based on the phase offset between the first and second radio nodes based on the first ranging parameter.

Classes IPC  ?

• G01S 5/14 - Localisation par coordination de plusieurs déterminations de direction ou de ligne de positionLocalisation par coordination de plusieurs déterminations de distance utilisant les ondes radioélectriques déterminant des distances absolues à partir de plusieurs points espacés d'emplacement connu
• G01S 5/02 - Localisation par coordination de plusieurs déterminations de direction ou de ligne de positionLocalisation par coordination de plusieurs déterminations de distance utilisant les ondes radioélectriques
• G01S 5/12 - Localisation par coordination de plusieurs déterminations de direction ou de ligne de positionLocalisation par coordination de plusieurs déterminations de distance utilisant les ondes radioélectriques en coordonnant des lignes de position de formes différentes, p. ex. hyperboliques, circulaires, elliptiques ou radiales
• H04W 64/00 - Localisation d'utilisateurs ou de terminaux pour la gestion du réseau, p. ex. gestion de la mobilité

Abrégé

A signal generator and a method which provides a source signal with a coherent phase at arbitrary times is presented. There is provided a signal generator for generating a source signal based on a reference signal. The signal generator has a phase setting circuit with a memory circuit operable between a plurality of states. The memory circuit has a phase setting input adapted to receive a phase setting value to set the memory circuit to a known state. The signal generator is adapted to load the phase setting value at a specific time to control a phase of the source signal.

Classes IPC  ?

• H03L 7/00 - Commande automatique de fréquence ou de phaseSynchronisation
• H03L 7/093 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
• H03L 7/095 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie utilisant un détecteur de verrouillage
• H03L 7/099 - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle
• H03K 5/15 - Dispositions dans lesquelles des impulsions sont délivrées à plusieurs sorties à des instants différents, c.-à-d. distributeurs d'impulsions

Abrégé

A low power signal generator and a method for generating at least one source signal based on a reference signal having a reference frequency is presented. The signal generator has a divider circuit having a resonant frequency. The generator has an adjuster adapted to adjust the resonant frequency. The divider circuit has an input to receive the reference signal and an output for providing the source signal. The divider circuit is adapted to divide the reference frequency of the reference signal by a coefficient, such that the source signal has a source frequency that is less than the reference frequency.

Classes IPC  ?

• H03L 7/099 - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle

Abrégé

A quantizer and a method for a sigma-delta modulator circuit that may be used as a component within an adaptive-noise cancelling headphone are presented. An apparatus includes a quantizer to receive an input signal with successive input values and quantizes the input signal at discrete intervals. This is done by mapping the input value of the input signal at each interval to one of a plurality of quantization levels with three or more quantization levels that are non-uniformly spaced. The plurality of quantization levels has a first portion with two or more quantization levels having the same sign and being proportional to a first fraction having one as its numerator and two to a power of a first variable as its denominator, the first variable being an integer and having a different value for each of the two or more quantization levels of the first portion.

Classes IPC  ?

• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle
• G10K 11/178 - Procédés ou dispositifs de protection contre le bruit ou les autres ondes acoustiques ou pour amortir ceux-ci, en général utilisant des effets d'interférenceMasquage du son par régénération électro-acoustique en opposition de phase des ondes acoustiques originales

Abrégé

A method of communication in a Bluetooth Low Energy network is presented. The network has a master device and a plurality of slave devices between a first slave device and a second slave device. The method steps include: sending from the master device to the first slave device a synchronisation delay parameter; and sending from the master device to the second slave device the synchronisation delay parameter and a relative offset parameter. At the second slave device, the method steps include determining a synchronisation time point by adding the relative offset parameter to the synchronisation delay parameter. At the synchronisation time point, the method steps include waking the first and second slave devices and sending a communication from the first slave device to the second slave device.

Classes IPC  ?

• H04W 56/00 - Dispositions de synchronisation
• H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur
• H04R 25/00 - Appareils pour sourds

Abrégé

A voltage regulator and a method for generating a retention voltage for a RAM cell that is sufficiently high to prevent data loss, while minimizing leakage currents are presented. The A voltage regulator is used for generating at least one voltage. The regulator contains mirror circuitry, a leakage device coupled to the mirror circuitry, and a first resistive device coupled to the mirror circuitry via a first output node. The mirror circuitry mirrors a leakage current from the leakage device to the first resistive device, and the leakage current contributes to the generation of a first reference voltage at the first output node.

Classes IPC  ?

• G11C 5/14 - Dispositions pour l'alimentation
• G11C 11/419 - Circuits de lecture-écriture [R-W]
• G11C 11/412 - Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliersÉléments d'emmagasinage correspondants utilisant des éléments électriques utilisant des dispositifs à semi-conducteurs utilisant des transistors formant des cellules avec réaction positive, c.-à-d. des cellules ne nécessitant pas de rafraîchissement ou de régénération de la charge, p. ex. multivibrateur bistable, déclencheur de Schmitt utilisant uniquement des transistors à effet de champ
• G11C 5/00 - Détails de mémoires couverts par le groupe
• G05F 1/59 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de réglage final pour une charge unique

Abrégé

A digital filter and a method for filtering a pulse density modulation (PDM) signal are presented. The digital filter has a first filter circuit to receive an input signal with input values at successive time steps to provide a filtered input signal with filtered values at successive time steps. The digital filter does not require sample-rate or data format conversions. Also, the digital filter is area and power efficient when implemented in hardware. Optionally, the digital filter has a sigma-delta modulator including the quantiser, the sigma-delta modulator being used to receive the filtered input signal and to process the filtered input signal before and/or after being quantised by the quantiser. This digital filter does not require sample-rate or data format conversions. This digital filter is area and power efficient when implemented in hardware.

Classes IPC  ?

• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle
• H03H 17/02 - Réseaux sélecteurs de fréquence
• H03H 17/06 - Filtres non récursifs
• H03H 17/04 - Filtres récursifs

Abrégé

A frequency divider unit to receive an oscillating signal and to update, at an output of the frequency divider unit, a frequency-divided oscillating signal is presented. The frequency divider unit has a first clocked signal inverter to update, clocked based on the oscillating signal, a first intermediate signal at an output of the first clocked signal inverter. The frequency divider unit has a second clocked signal inverter, wherein the output of the first clocked signal inverter may be connected to an input of the second clocked signal inverter, and wherein the second clocked signal inverter updates, clocked based on the oscillating signal, a second intermediate signal at an output of the second clocked signal inverter. The frequency divider unit has a continuously operating signal inverter coupled between the output of the second clocked signal inverter and the input of the first clocked signal inverter.

Classes IPC  ?

• H03K 23/66 - Compteurs d'impulsions comportant des chaînes de comptageDiviseurs de fréquence comportant des chaînes de comptage avec une base ou racine différente d'une puissance de deux avec une base de comptage variable, p. ex. par pré-réglage ou par addition ou suppression d'impulsions

Abrégé

An anti-noise signal generator and a method of generating an anti-noise signal are presented. The anti-noise generator includes a first microphone input to receive a first sigma-delta modulated signal at a microphone sampling frequency. The first microphone input is coupled to a combiner via a first path and a second path. The combiner is adapted to combine a first filtered signal from the first path and a second filtered signal from the second path to generate the anti-noise signal. The first path includes a first digital filter adapted to operate at a filter frequency equal or greater than the microphone sampling frequency. The second path includes a second digital filter. The first digital filter may be a sigma-delta based filter that includes a sigma-delta modulator.

Classes IPC  ?

• G10K 11/178 - Procédés ou dispositifs de protection contre le bruit ou les autres ondes acoustiques ou pour amortir ceux-ci, en général utilisant des effets d'interférenceMasquage du son par régénération électro-acoustique en opposition de phase des ondes acoustiques originales

Abrégé

A signal processor and a method for processing an input signal are presented. The signal processor is adapted to clip an oversampled input signal without introducing noise in the frequency band of interest. For instance, the signal processor may be used for clipping an acoustic signal. The signal processor includes a summer coupled to a limiter and to a feedback circuit. The summer is adapted to sum the input signal with at least one feedback signal to provide an adjusted signal. The limiter is adapted to compare the adjusted signal with a first threshold value and a second threshold value to provide a limited signal. The feedback circuit is adapted to calculate a difference between the limited signal and the adjusted signal, and to generate at least one feedback signal based on the difference.

Classes IPC  ?

• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle
• H03M 1/08 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques du bruit

Abrégé

A fast start-up oscillator circuit to reduce a start-up time of a crystal oscillator is presented. The circuit contains a crystal resonator to output a first oscillation signal and a tunable RC oscillator to output a second oscillation signal. A driver is coupled between the tunable RC oscillator and the crystal resonator The driver transfers the second oscillation signal output from the tunable RC oscillator to the crystal resonator. The driver drives the crystal resonator, and a feedback circuit connected between the crystal resonator and the tunable RC oscillator to align a phase of the tunable RC oscillator with a phase of the crystal resonator based on the oscillation signal output by the crystal resonator.

Classes IPC  ?

• H03B 5/06 - Modifications du générateur pour assurer l'amorçage des oscillations
• H03K 17/22 - Modifications pour assurer un état initial prédéterminé quand la tension d'alimentation a été appliquée
• H03K 3/014 - Modifications du générateur pour assurer le démarrage des oscillations
• H03K 3/03 - Circuits astables
• H03L 3/00 - Démarrage des générateurs

Abrégé

A sigma-delta modulator and method for converting an input voltage such as an analog signal into a digital signal is presented. The modulator may be used as an analog-to-digital converter (ADC). The modulator has a plurality of bias transistors with at least one p-type transistor and at least one n-type transistor. The modulator receives a bias voltage, wherein each bias transistor receives the same bias voltage. This sigma-delta modulator results in reduced power consumption.

Classes IPC  ?

• H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle
• H03F 3/45 - Amplificateurs différentiels

Abrégé

There is provided a signal generator and associated method for generating a source signal. The signal generator includes a frequency generator for providing an oscillating signal, a phase comparator, a first phase modulator, a second phase modulator and a phase shifter. The phase comparator is adapted to compare a phase signal with a feedback signal and to generate an error signal to control the phase of the oscillating signal. The first and second phase modulators are adapted to provide a first phase control word and a second phase control word respectively. The phase shifter is adapted to modulate the oscillating signal based on the second phase control word to generate the source signal. The source signal comprises the feedback signal.

Classes IPC  ?

• H03L 7/093 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
• H04L 27/20 - Circuits de modulationCircuits émetteurs

Abrégé

Methods, structures and computer program products for digital sample rate conversion are presented. An input digital sample with a first frequency is converted to an output sample with a second frequency. A sample rate conversion circuit is provided which provides an enhanced transposed farrow structure that enables an optimised trade-off between noise levels and computational complexity. Each output sample is derived by convolution of a continuous time interpolation kernel with a continuous time step function representing the input sample stream. In a sample rate conversion structure, there is a trade-off between the quality and the computational complexity. The quality is defined as a ratio between the (wanted) signal power and the (unwanted) noise power. The computational complexity may be defined as the average number of arithmetic operations that are required to generate one output sample. A higher computational complexity will generally lead to a higher power consumption and larger footprint.

Classes IPC  ?

• G06F 17/17 - Évaluation de fonctions par des procédés d'approximation, p. ex. par interpolation ou extrapolation, par lissage ou par le procédé des moindres carrés
• G06K 9/00 - Méthodes ou dispositions pour la lecture ou la reconnaissance de caractères imprimés ou écrits ou pour la reconnaissance de formes, p.ex. d'empreintes digitales
• H04B 1/00 - Détails des systèmes de transmission, non couverts par l'un des groupes Détails des systèmes de transmission non caractérisés par le milieu utilisé pour la transmission
• G06F 7/78 - Dispositions pour le réagencement, la permutation ou la sélection de données selon des règles prédéterminées, indépendamment du contenu des données pour changer l'ordre du flux des données, p. ex. transposition matricielle ou tampons du type pile d'assiettes [LIFO]Gestion des occurrences du dépassement de la capacité du système ou de sa sous-alimentation à cet effet
• G06F 17/16 - Calcul de matrice ou de vecteur
• H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
• H04L 65/60 - Diffusion en flux de paquets multimédias

Abrégé

A bias generator and a method for generating a bias voltage are presented. The bias generator is for use with an electronic circuit comprising a first switch coupled in series with a second switch. The bias generator is adapted to generate a reference voltage, a first bias voltage, and a second bias voltage. The second bias voltage is based on the reference voltage. After applying the first voltage to the first switch and the second voltage to the second switch, the bias generator controls a voltage across the first switch. The bias generator may be adapted to set a value of the reference voltage to control the voltage across the first switch. For instance, the reference voltage may be set to a fix value so that the voltage across the first switch is maintained at a constant value.

Classes IPC  ?

• G05F 1/10 - Régulation de la tension ou de l'intensité
• G05F 3/02 - Régulation de la tension ou du courant
• H03K 17/14 - Modifications pour compenser les variations de valeurs physiques, p. ex. de la température
• H03K 3/011 - Modifications du générateur pour compenser les variations de valeurs physiques, p. ex. tension, température

Abrégé

An inductor arrangement has a first inductor structure having one or more inductors at least partially on a first layer and a second inductor structure having one or more inductors at least partially on a second layer. The inductors are arranged such that currents induced by an external magnetic field are substantially cancelled in at least one of the first inductor structure and the second inductor structure. The, or each, inductor of the second inductor structure overlaps, at least partially, the, or each, inductor of the first inductor structure. An oscillator circuit having an inductor arrangement is also presented.

Classes IPC  ?

• H01F 27/34 - Moyens particuliers pour éviter ou réduire les effets électriques ou magnétiques indésirables, p. ex. pertes à vide, courants réactifs, harmoniques, oscillations, champs de fuite
• H03B 5/12 - Éléments déterminant la fréquence comportant des inductances ou des capacités localisées l'élément actif de l'amplificateur étant un dispositif à semi-conducteurs

Abrégé

The present document describes a digital power amplifier configured to provide an amplified output signal at an output port based on an input signal. The power amplifier comprises a drive unit configured to generate a high side drive signal comprising a sequence of pulses for controlling the high side switch and a low side drive signal comprising a sequence of pulses for controlling the low side switch, respectively. The drive signals are generated such that the pulses of the high side drive signal are non-overlapping with regards to the pulses of the low side drive signal, and such that the sequence of pulses of the high side drive signal and the sequence of pulses of the low side drive signal have a reduced fraction of energy from higher order harmonics compared to a sequence of rectangular shaped pulses.

Classes IPC  ?

• H03F 1/04 - Modifications des amplificateurs pour augmenter leur rendement, p. ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire dans les amplificateurs à tubes à décharge
• H03F 1/02 - Modifications des amplificateurs pour augmenter leur rendement, p. ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire
• H03F 3/24 - Amplificateurs de puissance, p. ex. amplificateurs de classe B, amplificateur de classe C d'étages transmetteurs de sortie
• H03F 3/193 - Amplificateurs à haute fréquence, p. ex. amplificateurs radiofréquence comportant uniquement des dispositifs à semi-conducteurs comportant des dispositifs à effet de champ
• H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
• H04B 1/04 - Circuits

Abrégé

A method to fabricate a land grid array wafer level chip scale package is described. A silicon die is provided. A dielectric layer is deposited on the silicon die. An opening is etched through the dielectric layer to a metal pad on the silicon die. At least one redistribution layer is formed over the dielectric layer and contacting the metal pad. At least one copper post is formed on the at least one redistribution layer and forms a land grid array. The wafer is sawed partially through on scribe lines to form cuts exposing sides of the silicon die. Thereafter, a molding compound is applied over the at least one redistribution layer and in the cuts wherein the molding compound encapsulates top and side surfaces of the silicon die.

Classes IPC  ?

• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

A power combiner for an outphasing amplifier system comprises an output terminal, a first input terminal, a first inductor, and a first capacitor, wherein the first input terminal is connected to ground via the first inductor and the first input terminal is connected to the output terminal via the first capacitor. The power combiner further comprises a second input terminal, a second capacitor, and a second inductor, wherein the second input terminal is connected to ground via the second capacitor and the second input terminal is connected to the output terminal via the second inductor. The first capacitor can have a same capacitance as the second capacitor and the first inductor has a same inductance as the second inductor.

Classes IPC  ?

• H03F 1/07 - Amplificateurs du type Doherty
• H03F 3/21 - Amplificateurs de puissance, p. ex. amplificateurs de classe B, amplificateur de classe C comportant uniquement des dispositifs à semi-conducteurs
• H03F 3/00 - Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs
• H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
• H03F 1/02 - Modifications des amplificateurs pour augmenter leur rendement, p. ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire

Abrégé

A low power microcontroller that includes a low power node controller adapted to retrieve data from peripheral devices is presented. The microcontroller contains a state machine coupled to a storage medium, which is adapted to store a set of instructions executable by the state machine. The microcontroller also contains a power domain controller, which is adapted to enable the state machine upon receipt of a notification signal. As an option, the microcontroller contains a plurality of communication controllers for communicating with a plurality of external devices, wherein the power domain controller includes a register which may be read by the state machine to identify a communication controller among the plurality controllers. Also, a method of operating a microcontroller for use with an external device is presented. The method provides a state machine which executes a set of instructions.

Classes IPC  ?

• G06F 1/32 - Moyens destinés à économiser de l'énergie
• G06F 1/3234 - Économie d’énergie caractérisée par l'action entreprise

Abrégé

A divider circuit and method for generating one or more digital signals is presented. The circuit has a first output section for generating a first digital signal. There is a first output section with an output node to output the first digital signal, and a plurality of switches with one or more control switches. The plurality of switches selectively couple the output node to a first voltage and/or to selectively couple the output node to a second voltage, thereby generating the first digital signal. The or each control switch is prevents at least one of (i) the output node being coupled to the first and second voltages simultaneously and (ii) the output node being decoupled from both the first and second voltages simultaneously.

Classes IPC  ?

• H03K 21/00 - Détails de compteurs d'impulsions ou de diviseurs de fréquence
• H03K 23/00 - Compteurs d'impulsions comportant des chaînes de comptageDiviseurs de fréquence comportant des chaînes de comptage
• H03K 21/08 - Circuits de sortie
• H03K 7/08 - Modulation de durée ou de largeur
• H03K 23/52 - Signaux d'ouverture de porte ou d'horloge appliqués à tous les étages, c.-à-d. compteurs synchrones utilisant des circuits de déclenchement bistables à réaction utilisant des transistors à effet de champ

Abrégé

A digital active diode circuit for letting current pass in one direction and substantially blocking current in the opposite direction is presented. The circuit contains switching means comprising an array of switches, a first comparison unit coupled to the digital active diode circuit input and output. The first comparison unit updates its output if the difference between their inputs is higher than a first threshold voltage, and a second comparison unit being coupled to the digital active diode circuit output and input. The second comparison unit updates its output if the difference between its inputs is lower than a second threshold voltage. The switching means switches on or off at least one switch based on the comparisons performed by the first comparison unit and the second comparison unit and wherein the first threshold voltage is different from the second threshold voltage.

Classes IPC  ?

• H03K 17/06 - Modifications pour assurer un état complètement conducteur
• H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
• H03K 17/30 - Modifications pour fournir un seuil prédéterminé avant commutation

Abrégé

Methods and devices for distance measuring/ranging, as well as location measurements both in 2D and 3D are presented. More specifically, the methods and devices are for determining the time of arrival of a radio frequency signal. A method of determining a time of arrival of a radio frequency signal in a receiving device as received from a transmitting device includes receiving a radio frequency signal, determining a first phase. The first phase is defined as a phase of the received radio frequency signal. The method also includes obtaining a second phase. The second phase is defined as a phase of a reference radio frequency signal. The method also includes determining the time of arrival of the radio frequency signal based on comparing the first and second phases.

Classes IPC  ?

• G01S 5/02 - Localisation par coordination de plusieurs déterminations de direction ou de ligne de positionLocalisation par coordination de plusieurs déterminations de distance utilisant les ondes radioélectriques
• H04W 4/029 - Services de gestion ou de suivi basés sur la localisation
• G01S 5/10 - Position du récepteur obtenue par coordination de plusieurs lignes de position définies par des mesures de différence de parcours
• G01S 11/02 - Systèmes pour déterminer la distance ou la vitesse sans utiliser la réflexion ou la reradiation utilisant les ondes radioélectriques
• H04B 7/06 - Systèmes de diversitéSystèmes à plusieurs antennes, c.-à-d. émission ou réception utilisant plusieurs antennes utilisant plusieurs antennes indépendantes espacées à la station d'émission

Abrégé

A radio frequency input/output circuit with a composite inductor structure is presented. The composite inductor structure has a plurality of inductors that are interwound. The composite inductor structure is implemented on a chip. The plurality of inductors are magnetically coupled. The plurality of inductors are interwound around a core. A second inductor is coupled in series with a first inductor and the first inductor is coupled in series with the third inductor. The first inductor and the third inductor are coupled at a centre tap, such that the first inductor and the third inductor form a centre-tapped coil. The centre tap is coupled to an input terminal.

Classes IPC  ?

• H04B 1/38 - Émetteurs-récepteurs, c.-à-d. dispositifs dans lesquels l'émetteur et le récepteur forment un ensemble structural et dans lesquels au moins une partie est utilisée pour des fonctions d'émission et de réception
• H04B 1/40 - Circuits
• H01F 27/29 - BornesAménagements de prises
• H04B 1/525 - Dispositions hybrides, c.-à-d. dispositions pour la transition d’une transmission bilatérale sur une voie à une transmission unidirectionnelle sur chacune des deux voies ou vice versa avec des moyens de réduction de la fuite du signal de l’émetteur vers le récepteur

Abrégé

An apparatus for monitoring a physiological parameter over a plurality of measurement periods is presented. The apparatus includes a circuit coupled to a light emitter and to a light receiver. The circuit is adapted to drive the light emitter with a constant first charge over the plurality of measurement periods. Also presented is a wearable device provided with an apparatus for monitoring a physiological parameter over a plurality of measurement periods. Also presented is a method for monitoring a physiological parameter over a plurality of measurement periods, the steps include providing a light emitter and a light receiver and driving the light emitter with a constant first charge over the plurality of measurement periods.

Classes IPC  ?

• A61B 5/00 - Mesure servant à établir un diagnostic Identification des individus
• A61B 5/024 - Mesure du pouls ou des pulsations cardiaques

Abrégé

A method of establishing a low latency connection between a first device and a second device on a wireless network is presented. The method contains the steps of: forming a first wireless connection between the first and second devices; forming at least a second and parallel wireless connection between the first and second devices; and sending data between the first and second devices using at least the first and second connections. For any wireless protocol for data exchange between devices that specifies a minimum interval between data exchange events, the present disclosure enables a lower latency than would otherwise be achievable according to a standard protocol.

Classes IPC  ?

• H04W 4/80 - Services utilisant la communication de courte portée, p. ex. la communication en champ proche, l'identification par radiofréquence ou la communication à faible consommation d’énergie
• H04W 76/15 - Établissement de connexions à liens multiples sans fil
• H04L 29/12 - Dispositions, appareils, circuits ou systèmes non couverts par un seul des groupes caractérisés par le terminal de données
• H04W 84/20 - Dispositions meneuses-suiveuses

Abrégé

A method of synchronizing the clocks of a master device and at least a first slave device which are connected on a wireless network. The method includes sending a scan command from the master device to at least the first slave device, setting the master device to a broadcast mode and broadcasting data, the broadcast data comprising a first time stamp; scanning the broadcasting data at at least the first slave device and resetting the clock of the first slave device using the first time stamp. In particular, but not exclusively, the present disclosure relates to synchronizing the clocks of two devices which are connected on a Bluetooth Low Energy (BLE) wireless network.

Classes IPC  ?

• H04W 56/00 - Dispositions de synchronisation
• H04W 4/80 - Services utilisant la communication de courte portée, p. ex. la communication en champ proche, l'identification par radiofréquence ou la communication à faible consommation d’énergie
• H04J 3/06 - Dispositions de synchronisation
• H04B 17/318 - Force du signal reçu
• H04L 12/24 - Dispositions pour la maintenance ou la gestion
• H04L 12/721 - Procédures de routage, p.ex. routage par le chemin le plus court, routage par la source, routage à état de lien ou routage par vecteur de distance
• H04W 40/24 - Gestion d'informations sur la connectabilité, p. ex. exploration de connectabilité ou mise à jour de connectabilité

Abrégé

Methods, structures and computer program products for digital sample rate conversion are presented. An input digital sample with a first frequency is converted to an output sample with a second frequency. A sample rate conversion circuit is provided which provides an enhanced transposed farrow structure that enables an optimised trade-off between noise levels and computational complexity. Each output sample is derived by convolution of a continuous time interpolation kernel with a continuous time step function representing the input sample stream. In a sample rate conversion structure, there is a trade-off between the quality and the computational complexity. The quality is defined as a ratio between the (wanted) signal power and the (unwanted) noise power. The computational complexity may be defined as the average number of arithmetic operations that are required to generate one output sample. A higher computational complexity will generally lead to a higher power consumption and larger footprint.

Classes IPC  ?

• G06F 17/17 - Évaluation de fonctions par des procédés d'approximation, p. ex. par interpolation ou extrapolation, par lissage ou par le procédé des moindres carrés
• G06F 7/78 - Dispositions pour le réagencement, la permutation ou la sélection de données selon des règles prédéterminées, indépendamment du contenu des données pour changer l'ordre du flux des données, p. ex. transposition matricielle ou tampons du type pile d'assiettes [LIFO]Gestion des occurrences du dépassement de la capacité du système ou de sa sous-alimentation à cet effet
• G06F 17/16 - Calcul de matrice ou de vecteur
• H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
• H04B 1/00 - Détails des systèmes de transmission, non couverts par l'un des groupes Détails des systèmes de transmission non caractérisés par le milieu utilisé pour la transmission
• G06K 9/00 - Méthodes ou dispositions pour la lecture ou la reconnaissance de caractères imprimés ou écrits ou pour la reconnaissance de formes, p.ex. d'empreintes digitales

Abrégé

A method of determining a distance between a first and a second device in a wireless data exchange protocol is presented. The method includes sending an advertising channel Protocol Data Unit (PDU) from the first device; receiving the advertising channel PDU at the second device and responsively sending a scan request scanning PDU from the second device to the first device; receiving the scan request scanning PDU at the first device and responsively sending a scan response scanning PDU from the first device to the second device; calculating a time of flight (TOF) for at least one of the sent PDUs; and determining the distance between the first and second devices using the calculated TOF.

Classes IPC  ?

• H04W 12/04 - Gestion des clés, p. ex. par architecture d’amorçage générique [GBA]
• H04W 4/02 - Services utilisant des informations de localisation
• H04W 8/00 - Gestion de données relatives au réseau
• H04W 12/06 - Authentification
• H04W 4/80 - Services utilisant la communication de courte portée, p. ex. la communication en champ proche, l'identification par radiofréquence ou la communication à faible consommation d’énergie
• H04W 12/00 - Dispositions de sécuritéAuthentificationProtection de la confidentialité ou de l'anonymat
• H04W 84/18 - Réseaux auto-organisés, p. ex. réseaux ad hoc ou réseaux de détection
• H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole

Abrégé

A security solution for BLUETOOTH Low Energy (BLE) or equivalent wireless data exchange protocols involves authentication of a peripheral device by a central device using the advertising channel is presented. A method of authenticating a peripheral device in a wireless data exchange has a peripheral device sending an advertising channel Protocol Data Unit (PDU), a central device receiving the advertising channel PDU and the central device sending a scan request scanning PDU to the peripheral device. The advantage of this method of using discovery protocol enables a software based solution for the monitoring device and a hardware with software based solution on the beacon device.

Classes IPC  ?

• H04L 29/06 - Commande de la communication; Traitement de la communication caractérisés par un protocole
• G06F 13/10 - Commande par programme pour dispositifs périphériques
• H04L 9/32 - Dispositions pour les communications secrètes ou protégéesProtocoles réseaux de sécurité comprenant des moyens pour vérifier l'identité ou l'autorisation d'un utilisateur du système
• H04W 4/80 - Services utilisant la communication de courte portée, p. ex. la communication en champ proche, l'identification par radiofréquence ou la communication à faible consommation d’énergie
• H04W 12/06 - Authentification
• H04W 12/03 - Protection de la confidentialité, p. ex. par chiffrement

Abrégé

A method of data calibration, and in particular sensor calibration, which involves gathering an initial first estimate and then binning the data samples, so that calibration can be performed without the need for a known reference stimulus. The present disclosure relates to calibration of vectors in a measurement system, and in particular to calibration of a correction function for systematic errors in successive data vectors. There is provided a method of determining a vector calibration function comprising: binning successive data vectors; and optimising the binned data vectors once data vectors allocated to a minimum number of unique bins have been observed. The method comprises establishing an initial calibration estimate and where the binning and optimising are performed based on said initial calibration estimate.

Classes IPC  ?

• G01P 21/00 - Essai ou étalonnage d'appareils ou de dispositifs couverts par les autres groupes de la présente sous-classe
• G01R 33/00 - Dispositions ou appareils pour la mesure des grandeurs magnétiques
• G01R 35/00 - Test ou étalonnage des appareils couverts par les autres groupes de la présente sous-classe
• G01C 17/38 - Test, étalonnage ou compensation des compas

Abrégé

A computer system, especially but not exclusively an embedded system, is provided with a CPU and an external FLASH or other memory which is used for storing code to be executed by the CPU in operation of the system. The system can be initialized without requiring a secondary boot sequence which means it can be used in preference to embedded or serial FLASH solutions. There is provided a computer system comprising: a processor; an external memory, being external to the processor; a memory controller for the external memory; and a power management unit which is arranged to receive a wake up signal, then to first wake up the memory controller; and secondly at a later time to wake up the processor.

Classes IPC  ?

• G06F 15/177 - Commande d'initialisation ou de configuration
• G06F 9/00 - Dispositions pour la commande par programme, p. ex. unités de commande
• G06F 9/24 - Chargement du microprogramme
• G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
• G06F 9/4401 - Amorçage
• G06F 1/3287 - Économie d’énergie caractérisée par l'action entreprise par la mise hors tension d’une unité fonctionnelle individuelle dans un ordinateur

Abrégé

A circuit for controlling a power supply is disclosed. The circuit has a storage element for storing energy harvested from energy sources, a backup battery, and a comparator to compare a voltage of the storage element to a reference voltage. The circuit also contains a first switch for selectively connecting the storage element to an output. A second switch connects the backup battery to the output. A switch control circuit controls the first switch to disconnect the storage element from the output and the second switch to connect the backup battery to the output, if the voltage of the storage element is below the reference voltage. The backup battery is disconnected from the output while the voltage of the storage element is below the reference voltage. The control circuit controls the second switch to disconnect the battery from the output while the voltage of the storage element is below the reference.

Classes IPC  ?

• H02J 3/14 - Circuits pour réseaux principaux ou de distribution, à courant alternatif pour règler la tension dans des réseaux à courant alternatif par changement d'une caractéristique de la charge du réseau par interruption, ou mise en circuit, des charges du réseau, p. ex. charge équilibrée progressivement
• H02J 3/38 - Dispositions pour l’alimentation en parallèle d’un seul réseau, par plusieurs générateurs, convertisseurs ou transformateurs
• H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
• H02J 7/34 - Fonctionnement en parallèle, dans des réseaux, de batteries avec d'autres sources à courant continu, p. ex. batterie tampon
• H02J 7/35 - Fonctionnement en parallèle, dans des réseaux, de batteries avec d'autres sources à courant continu, p. ex. batterie tampon avec des cellules sensibles à la lumière
• H02J 9/06 - Circuits pour alimentation de puissance de secours ou de réserve, p. ex. pour éclairage de secours dans lesquels le système de distribution est déconnecté de la source normale et connecté à une source de réserve avec commutation automatique

Abrégé

A charge pump circuit suitable for low input voltages is presented. The charge pump circuit has a first clock signal generator, a second clock signal generator, and n voltage doubler circuits. The voltage doubler has an input, an output, a first capacitor connected to the first clock signal generator, a second capacitor connected to the second clock signal generator, a first NMOST having the source connected to the input and the drain connected to the first capacitor, a second NMOST having the connected to the source of the first NMOST and the drain connected to second capacitor, a first PMOST having the drain connected to the first capacitor and the source connected to the output, a second PMOST having the source connected to the source of the first PMOST and the drain connected to the second capacitor.

Classes IPC  ?

• H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande

Abrégé

An electronic circuit is disclosed for dividing the frequency of a periodic signal, wherein at least one of the memory elements is arranged with its output terminal connected to the input terminal of another memory element wherein the electronic circuit is configured to generate an output signal having a smaller fundamental frequency than the clock signal at at least one of the output terminals. Each memory element is configured to change and hold a voltage at the output terminal based on a voltage at the input terminal at times controlled by a clock signal received at the clock terminal. At least two of the memory elements are stacked in the sense that the bottom terminal of a first memory element is connected to the top terminal of a second memory element to enable the charge to flow from the first memory element to the second memory element.

Classes IPC  ?

• G11C 7/22 - Circuits de synchronisation ou d'horloge pour la lecture-écriture [R-W]Générateurs ou gestion de signaux de commande pour la lecture-écriture [R-W]
• G11C 5/02 - Disposition d'éléments d'emmagasinage, p. ex. sous la forme d'une matrice
• G11C 5/06 - Dispositions pour interconnecter électriquement des éléments d'emmagasinage
• G11C 7/10 - Dispositions d'interface d'entrée/sortie [E/S, I/O] de données, p. ex. circuits de commande E/S de données, mémoires tampon de données E/S

Abrégé

A patching system and a patching circuit provide a type of patching entry which can replace several sequential memory positions with hardcoded and dynamically configured assembly instructions, thus injecting a small piece of code. The operation of the injected code can be for any purpose, but as an example may be used to seamlessly redirect the execution flow of a processing unit.

Classes IPC  ?

• G06F 9/44 - Dispositions pour exécuter des programmes spécifiques
• G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
• G06F 9/445 - Chargement ou démarrage de programme

Abrégé

An infrared signal generator with an interface for receiving an encoded infrared command; and protocol generation circuitry for generating a bitstream that comprises one or more data words that comprise data to be transmitted and one or more protocol words that describe symbols of an infrared protocol is presented. Optionally, the protocol generation circuitry comprises a first circuit for generating a data word and a second circuit for generating a protocol word. Optionally, the infrared signal generator comprises a carrier frequency generator which is selectively combined with the output of either the first circuit or the second circuit to provide a drive signal for an infrared transmitter.

Classes IPC  ?

• H04B 10/00 - Systèmes de transmission utilisant des ondes électromagnétiques autres que les ondes hertziennes, p. ex. les infrarouges, la lumière visible ou ultraviolette, ou utilisant des radiations corpusculaires, p. ex. les communications quantiques
• G08C 23/04 - Systèmes de transmission de signaux non électriques, p. ex. systèmes optiques utilisant des ondes lumineuses, p. ex. infrarouges

Abrégé

An oscillator circuit with an oscillator stage and a first current source arranged to drive the oscillator stage is presented. The oscillator stage has an oscillator stage input terminal, an oscillator stage output terminal, an oscillator arranged to provide an oscillating signal between the oscillator stage input terminal and the oscillator stage output terminal. The oscillator circuit has an operational amplifier with an inverting input, a non-inverting input and an operational amplifier output. The oscillator stage input terminal and the oscillator stage output terminal are coupled to the inverting input and non-inverting input. The operational amplifier output is coupled to the oscillator stage input terminal such that the oscillator stage input terminal and the oscillator stage output terminal are controlled to have a same DC voltage level.

Classes IPC  ?

• H03B 5/32 - Production d'oscillation au moyen d'un amplificateur comportant un circuit de réaction entre sa sortie et son entrée l'élément déterminant la fréquence étant un résonateur électromécanique un résonateur piézo-électrique
• H03B 5/36 - Production d'oscillation au moyen d'un amplificateur comportant un circuit de réaction entre sa sortie et son entrée l'élément déterminant la fréquence étant un résonateur électromécanique un résonateur piézo-électrique l'élément actif de l'amplificateur comportant un dispositif semi-conducteur
• H03K 19/0175 - Dispositions pour le couplageDispositions pour l'interface
• H03B 5/12 - Éléments déterminant la fréquence comportant des inductances ou des capacités localisées l'élément actif de l'amplificateur étant un dispositif à semi-conducteurs
• H03B 5/30 - Production d'oscillation au moyen d'un amplificateur comportant un circuit de réaction entre sa sortie et son entrée l'élément déterminant la fréquence étant un résonateur électromécanique
• H03B 5/06 - Modifications du générateur pour assurer l'amorçage des oscillations

Abrégé

An optimised method for driving a loudspeaker is used for protecting the loudspeaker from damage due to excessive excursion or from overheating. The playback power of an incoming audio data stream is compared with a feedback power derived from the loudspeaker actuator and the comparison is used to adjust the frequency response of the loudspeaker, across individual sub bands.

Classes IPC  ?

• H03G 11/00 - Limitation d'amplitudeLimitation du taux de variation d'amplitude
• H04R 3/00 - Circuits pour transducteurs
• H04R 3/04 - Circuits pour transducteurs pour corriger la fréquence de réponse
• H04R 29/00 - Dispositifs de contrôleDispositifs de tests
• H03G 5/16 - Commande automatique
• H03F 1/52 - Circuits pour la protection de ces amplificateurs

Abrégé

An energy harvesting direct current to direct current ‘DC-to-DC’ converter circuit is presented. It is comprised of an energy storage element, an input configured to receive an input voltage, an output; switching means configured to perform cycles. Each cycle is marked when the input voltage reaches a reference voltage, switching the circuit such that the energy storage element enters into an energy charging state in which the energy storage element stores energy provided by the input voltage. Control means is configured to determine the reference voltage based on the number of cycles per time period performed by the circuit.

Classes IPC  ?

• H01H 47/00 - Circuits autres que ceux appropriés à une application particulière du relais et prévue pour obtenir une caractéristique de fonctionnement donnée ou pour assurer un courant d'excitation donné
• H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
• H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
• H02M 3/04 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques

Abrégé

An on-chip thermoelectric generator comprises an integrated circuit comprising a substrate and at least one thermocouple integrated with the substrate, wherein the thermocouple is configured to convert a temperature difference into a voltage. A metal bump or metal pillar is thermally connected to a portion of the thermocouple for generating the temperature difference. The metal bump or metal pillar is electrically insulated from said at least one thermocouple. The metal bump or metal pillar is electrically connected to a component of the integrated circuit which is different from the thermocouple.

Classes IPC  ?

• H01L 35/30 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails fonctionnant exclusivement par effet Peltier ou effet Seebeck caractérisés par les moyens d'échange de chaleur à la jonction
• H01L 35/32 - DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS - Détails fonctionnant exclusivement par effet Peltier ou effet Seebeck caractérisés par la structure ou la configuration de la cellule ou du thermocouple constituant le dispositif
• H01L 27/16 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des composants thermomagnétiques

Abrégé

A device for true random number generation is disclosed. The device comprises an antenna and an analog processing unit for analog processing of a signal received from the antenna. An analog to digital (AD) converter is used for converting an analog signal generated by the analog processing unit into a digital signal. An isolation means is applied for temporarily isolating the antenna from the analog processing unit and the AD converter to generate a noise signal. A sampling means is used for sampling output values generated by the AD converter when the antenna is isolated from the analog processing unit and the AD converter. A digital processing unit is used for processing the sampled output values generated by the AD converter. The digital processing unit is configured to generate a random number based on one or more of the output values generated by the AD converter.

Classes IPC  ?

• H03M 1/20 - Augmentation de la résolution par l'utilisation d'un système à n bits pour obtenir n+m bits, p. ex. par addition d'un signal aléatoire
• G06F 7/58 - Générateurs de nombres aléatoires ou pseudo-aléatoires
• H03M 1/12 - Convertisseurs analogiques/numériques
• H03M 1/06 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques

Abrégé

An impedance detector for measuring an impedance of a circuit comprises a frequency source, a resistor connected in between the frequency source and the circuit to be measured, a phase shift circuit for applying a phase shift to a signal from the frequency source, a first multiplier for mixing the signal from the frequency source with a signal from the circuit to be measured, a second multiplier for mixing the phase shifted signal with the signal from the circuit to be measured, and a processing circuit for determining an indication of an impedance of the circuit to be measured in dependence on the first mixed signal and the second mixed signal.

Classes IPC  ?

• G01R 27/02 - Mesure de résistances, de réactances, d'impédances réelles ou complexes, ou autres caractéristiques bipolaires qui en dérivent, p. ex. constante de temps
• H03H 7/40 - Adaptation automatique de l'impédance de charge à l'impédance de la source

Abrégé

Circuits and methods to maintain a resistive voltage divider ratio during start-up of an electronic circuit comprising a feed-forward capacitor across a feedback resistor using a dynamic start-up circuit are disclosed as e.g. a LDO or an amplifier. In a preferred embodiment of the disclosure is applied to an LDO. Modification of the resistive voltage divider ratio caused by the feed-forward capacitor during start-up is prevented while the voltage level of a voltage access point of the voltage divider on the feed-forward capacitor is maintained. A start-up circuit comprises a start-up capacitor and a start-up comparator.

Classes IPC  ?

• G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
• G05F 3/02 - Régulation de la tension ou du courant
• H03G 1/00 - Détails des dispositions pour le réglage de l'amplification
• H03F 3/04 - Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs comportant uniquement des dispositifs à semi-conducteurs

Abrégé

A method for constructing a phase locked loop begins with determining spurious frequency component criteria permitted within the PLL. A PLL filter prototype is selected with a desired settling time. A transfer function is generated based on the PLL transfer function that predicts the spurious components. A maximum level of the spurious components produced in the PLL is determined based on the maximum frequency step. If the maximum level of the spurious frequency components produced is too large, the order variable is incremented and the PLL transfer function is determined until the transfer function produces the spurious frequency components that meet the requirements. The components for a loop filter are selected based on the selected PLL transfer function. The adjustable frequency source tuning gain, the phase detector gain, the loop filter gain, and the divide factor are chosen to meet the requirements of the PLL transfer function.

Classes IPC  ?

• H03L 7/06 - Commande automatique de fréquence ou de phaseSynchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
• H03L 7/107 - Détails de la boucle verrouillée en phase pour assurer la synchronisation initiale ou pour élargir le domaine d'accrochage utilisant une fonction de transfert variable pour la boucle, p. ex. un filtre passe-bas ayant une largeur de bande variable
• H03L 7/093 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
• G06F 17/50 - Conception assistée par ordinateur
• H03L 7/10 - Détails de la boucle verrouillée en phase pour assurer la synchronisation initiale ou pour élargir le domaine d'accrochage

Abrégé

A method and system for improving echo suppression and/or duplexity of handsfree telephone applications is presented. An echo suppression unit for an electronic device comprising a loudspeaker and a microphone is described. The microphone is configured to capture a transmit signal, wherein the transmit signal comprises an echo of a receive signal rendered by the loudspeaker. The echo suppression unit is configured to determine, based on the receive signal, whether the receive signal comprises a first frequency component causing the echo of the receive signal to comprise a distortion component. The distortion component comprises one or more frequencies which are not comprised within the first frequency component. Furthermore, the echo suppression unit is configured to apply a post-filter to the transmit signal, if it is determined that the receive signal comprises the first frequency component. The post-filter is configured to selectively attenuate the distortion component.

Classes IPC  ?

• H04B 3/20 - Réduction des effets d'échos ou de sifflementSystèmes à ligne de transmission Détails ouverture ou fermeture de la voie d'émissionCommande de la transmission dans une direction ou l'autre
• H04R 3/02 - Circuits pour transducteurs pour empêcher la réaction acoustique
• H04M 9/08 - Systèmes téléphoniques à haut-parleur à double sens comportant des moyens pour conditionner le signal, p. ex. pour supprimer les échos dans l'une ou les deux directions du trafic
• H04B 15/00 - Suppression ou limitation du bruit ou des interférences
• H04M 1/60 - Équipement de sous-station, p. ex. pour utilisation par l'abonné comprenant des amplificateurs de parole

Abrégé

An analog-digital converter circuit is disclosed. Voltage control means is configured to control a voltage. Comparing means is configured to send a resulting comparative signal to the voltage control means. A first DAC is connected to the comparing means and to the voltage control means. Switching means connects an input means to the comparing means during a sampling phase. A second DAC is connected to the comparing means and to the voltage control means. A switching means connects input to the second DAC during a sampling phase, and connects voltage control means to DAC during a conversion phase. Switching means connects a second input to comparing means during a sampling phase.

Classes IPC  ?

• H03M 1/34 - Valeur analogique comparée à des valeurs de référence
• H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
• H03M 1/00 - Conversion analogique/numériqueConversion numérique/analogique

Abrégé

An auto-calibrated current sensing comparator is provided. A secondary dynamic comparator shares the same inputs and acts to adjust a calibration control of the current sensing comparator. The calibration control may be in the form of adjusting the offset of the current sensing comparator or adjusting a propagation delay that is added to its output.

Classes IPC  ?

• H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
• H03K 17/94 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par la manière dont sont produits les signaux de commande
• H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
• H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
• H02M 1/00 - Détails d'appareils pour transformation

Abrégé

A method and apparatus for executing an application program stored in an one-time-programmable, OTP, memory in a system on chip (SoC) is described. The SoC has RAM, a CPU and an OTP controller. The OTP memory stores an application program. The method includes, by the processor unit at power-up, instructing the OTP controller to copy the application program from the OTP memory to RAM, executing the application program from RAM, and setting the system on chip (SoC) in sleep mode. By the OTP controller after a wake-up, copying the application program from the OTP memory to the RAM and after the copying, waking up the CPU and transferring control back to the CPU. By the CPU after being woken up by the OTP controller, executing the application program from RAM.

Classes IPC  ?

• G06F 1/02 - Générateurs de fonctions numériques
• G06F 9/44 - Dispositions pour exécuter des programmes spécifiques
• G06F 1/24 - Moyens pour la remise à l'état initial
• G11C 17/16 - Mémoires mortes programmables une seule foisMémoires semi-permanentes, p. ex. cartes d'information pouvant être replacées à la main dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p. ex. mémoires PROM utilisant des liaisons électriquement fusibles
• G06F 12/02 - Adressage ou affectationRéadressage

Abrégé

An electrically programmable load having an impedance value dependent on a received control word. The electrically programmable load has several parallel load units. Each load unit has one or more load unit element who receive a control word component of the control word and have a load unit element impedance value which depends on a control word component value of the control word component, where the control word component value is one of three or more different biasing values.

Classes IPC  ?

• H02J 1/10 - Fonctionnement de sources à courant continu en parallèle
• H03H 7/25 - Affaiblisseurs indépendants de la fréquence comprenant un élément commandé par une variable électrique ou magnétique
• H03H 11/24 - Atténuateurs indépendants de la fréquence

Abrégé

An electronic biasing circuit provides a DC bias voltage to a circuit to be biased. The biasing circuit has a first transistor and a second transistor. A gate of the first transistor is connected to a gate of the second transistor and supplies the DC bias voltage. A source of the first transistor is connected to a supply reference voltage. A source of the second transistor is connected to the supply reference voltage via a resistor element. The currents flowing through the first and second transistor are forced to be equal. A third transistor is connected in series with the first transistor and a fourth transistor is connected in series with the second transistor. Currents flowing through the third and fourth transistors are forced to be equal.

Classes IPC  ?

• H03F 3/04 - Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs comportant uniquement des dispositifs à semi-conducteurs
• H03F 3/16 - Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs comportant uniquement des dispositifs à semi-conducteurs avec dispositifs à effet de champ
• G05F 3/24 - Régulation de la tension ou du courant là où la tension ou le courant sont continus utilisant des dispositifs non commandés à caractéristiques non linéaires consistant en des dispositifs à semi-conducteurs en utilisant des combinaisons diode-transistor dans lesquelles les transistors sont uniquement du type à effet de champ
• H03F 1/22 - Modifications des amplificateurs pour réduire l'influence défavorable de l'impédance interne des éléments amplificateurs par utilisation de couplage dit "cascode", c.-à-d. étage avec cathode ou émetteur à la masse suivi d'un étage avec grille ou base à la masse respectivement
• H03F 1/30 - Modifications des amplificateurs pour réduire l'influence des variations de la température ou de la tension d'alimentation

Abrégé

The present disclosure relates to methods and circuits to lowering the signal range of switching or logic circuits below supply range. The circuits may have one or more stages. The supply levels can be set individually for each stage. This may realize amplifiers/attenuators, both digitally and analogically controlled, based on progression and/or modulation in the supply range from stage to stage. A chain of stages can provide the desired power gain by setting the supply progression according to the nature of the incoming signals. The signal levels are lowered by generic device networks comprising voltage sources providing voltages independent of currents flowing through. Decoupling the signal amplitude from DC biasing allows for the signal swing to be lower than threshold voltages of the active devices.

Classes IPC  ?

• H03K 19/013 - Modifications pour accélérer la commutation dans les circuits à transistor bipolaire
• H03K 19/00 - Circuits logiques, c.-à-d. ayant au moins deux entrées agissant sur une sortieCircuits d'inversion
• H03K 19/0185 - Dispositions pour le couplageDispositions pour l'interface utilisant uniquement des transistors à effet de champ

Abrégé

An amplifying circuit comprises an analog amplifying circuit having an analog input for receiving an analog input signal to be amplified and an analog output for outputting an amplified analog signal, wherein the amplifying circuit comprises an implementation of a complex transfer function. A feedback circuit has a feedback circuit input and a feedback circuit output, wherein the feedback circuit comprises an implementation of an inverse transfer function that is an estimation of an inverse of at least a DC component of the complex transfer function of the analog amplifying circuit. The feedback circuit input is arranged for receiving a signal that is based on the amplified analog signal of the analog amplifying circuit. The analog circuit is arranged for receiving a bias signal that is based on the feedback circuit output.

Classes IPC  ?

• H03F 1/00 - Détails des amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge, uniquement des dispositifs à semi-conducteurs ou uniquement des composants non spécifiés
• H03F 1/30 - Modifications des amplificateurs pour réduire l'influence des variations de la température ou de la tension d'alimentation
• H03F 3/189 - Amplificateurs à haute fréquence, p. ex. amplificateurs radiofréquence

Abrégé

An integrated circuit with a patching function comprises a one-time programmable memory (OTP), a random access memory (RAM), and a control unit. The control unit copies data stored on the OTP into the RAM to obtain a copied image mirroring said data. It checks for presence of one or more patch instructions in the OTP, and, if a patch instruction is found in the OTP, modifies a portion of the copied image based on the patch instruction, to obtain a patched image stored in the RAM. The integrated circuit further comprises a processing unit configured to access the patched image in the RAM. The patch can be provided wirelessly.

Classes IPC  ?

• G06F 3/00 - Dispositions d'entrée pour le transfert de données destinées à être traitées sous une forme maniable par le calculateurDispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p. ex. dispositions d'interface
• G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
• G06F 9/445 - Chargement ou démarrage de programme
• G06F 9/32 - Formation de l'adresse de l'instruction suivante, p. ex. par incrémentation du compteur ordinal

Abrégé

An integrated circuit, comprising a single-ended pin for transmitting and/or receiving an RF signal. A first matching network is configured to match an impedance of the RF signal. A second matching network is configured to match an impedance of an on-chip differential circuit. A third matching network is configured to match an impedance of an on-chip single-ended circuit, wherein the third matching network is connectable to the first matching network. A transformer is connected or connectable to the second matching network and to the first matching network. Switches control an operating mode of the integrated circuit The second matching network is connected with the first matching network via the transformer, or the third matching network is connected with the first matching network.

Classes IPC  ?

• H03H 7/38 - Réseaux d'adaptation d'impédance
• H03H 7/40 - Adaptation automatique de l'impédance de charge à l'impédance de la source
• H03H 7/42 - Réseaux permettant de transformer des signaux équilibrés en signaux non équilibrés et réciproquement, p. ex. baluns
• H01P 1/10 - Dispositifs commutateurs ou interrupteurs
• H04B 1/04 - Circuits
• H04B 1/18 - Circuits d'entrée, p. ex. pour le couplage à une antenne ou à une ligne de transmission

Abrégé

An automatic calibration of a clock of a wireless portable part with respect to a clock of a fixed part in a field environment. The calibration performed in the field environment negates the need to calibrate the clock during manufacture and negates the need for an initial field recalibration because of temperature differences between manufacture and the field. In performing the calibration the frequency of the clock of the portable part is varied until the portable part is synchronous with the fixed part to with in a range of timing bits. The portable part is declared calibrated after remaining calibrated for a defined number of data frames.

Classes IPC  ?

• G06F 1/12 - Synchronisation des différents signaux d'horloge
• H04L 7/04 - Commande de vitesse ou de phase au moyen de signaux de synchronisation
• H03L 1/02 - Stabilisation du signal de sortie du générateur contre les variations de valeurs physiques, p. ex. de l'alimentation en énergie contre les variations de température uniquement
• H03L 7/12 - Détails de la boucle verrouillée en phase pour assurer la synchronisation initiale ou pour élargir le domaine d'accrochage en utilisant un signal de balayage
• H04L 7/10 - Dispositions pour synchronisation initiale

Abrégé

A method and system for improving a perceived duplexity of handsfree telephone applications is disclosed. An echo suppression circuit for a device comprising loudspeaker and microphone is described. A circuit attenuates a subband of a transmit signal, wherein the transmit signal is captured by the microphone and wherein the transmit signal comprises an echo of a far-end signal rendered by the loudspeaker and a near-end signal. The attenuation circuit further determines a subband far-end indicator of a voice activity in the far-end signal; determines a subband near-end indicator of a voice activity of the near-end signal; determines a subband masking weight; determines a subband attenuation for the transmit signal in the subband; and attenuates the subband of the transmit signal using the determined subband attenuation.

Classes IPC  ?

• H04M 9/08 - Systèmes téléphoniques à haut-parleur à double sens comportant des moyens pour conditionner le signal, p. ex. pour supprimer les échos dans l'une ou les deux directions du trafic
• H04B 3/20 - Réduction des effets d'échos ou de sifflementSystèmes à ligne de transmission Détails ouverture ou fermeture de la voie d'émissionCommande de la transmission dans une direction ou l'autre
• H04B 15/00 - Suppression ou limitation du bruit ou des interférences

Abrégé

Mobile electronic devices and related methods to achieve an enhanced security level are disclosed. A security module is deeply embedded in a non-open companion chip of the mobile device, wherein the companion chip controls vital functions of the mobile device. Any security technology can be provided by the security module. The security module can, in case of a security violation, disable all vital functions of the companion chip without requiring communicating to other components of the mobile device. The vital functions deployed in the companion chip comprise e.g. system power management or audio functions.

Classes IPC  ?

• G06F 9/44 - Dispositions pour exécuter des programmes spécifiques
• G06F 11/34 - Enregistrement ou évaluation statistique de l'activité du calculateur, p. ex. des interruptions ou des opérations d'entrée–sortie
• G06F 1/32 - Moyens destinés à économiser de l'énergie

Abrégé

Systems and methods thereof for obtaining metrics and an accurate threshold to prevent loudspeaker overheating, based on autocorrelation and cross-correlation of band-pass filtered current and voltage measurements are disclosed. The methods invented are based on instantaneous voltage and current measurements. The invention does not require a DC or pilot signal to be added to the audio signal in order to do perform the measurement, and it is not disturbed by capacitive or inductive components in the complex impedance of the voice coil.

Classes IPC  ?

• H04R 9/00 - Transducteurs du type à bobine mobile, à lame mobile ou à fil mobile
• H04R 9/02 - Transducteurs du type à bobine mobile, à lame mobile ou à fil mobile Détails
• H04R 3/00 - Circuits pour transducteurs
• H04R 29/00 - Dispositifs de contrôleDispositifs de tests
• H03F 1/52 - Circuits pour la protection de ces amplificateurs
• G01R 1/00 - Détails ou dispositions des appareils des types couverts par les groupes ou
• G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe
• G01R 19/06 - Mesure de la composante réelleMesure de la composante réactive
• G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée

Abrégé

An amplifier circuit and a method of amplification using automatic gain control (AGC) are disclosed. A method for reducing distortions incurred by an audio signal when being rendered by an electronic device is described. The method comprises receiving an input signal; determining signal strength; determining a frequency-dependent AGC filter; wherein the frequency-dependent AGC filter is adapted to selectively attenuate the input signal within a number N of predetermined frequency ranges, according to corresponding N degrees of attenuation; wherein N predetermined frequency ranges depend upon a rendering characteristic of the electronic device; and wherein the N-degrees of attenuation depend upon the signal strength; and attenuating the input signal using the frequency-dependent AGC filter to obtain an output signal for rendering by the electronic device.

Classes IPC  ?

• H03G 3/20 - Commande automatique
• H03G 9/00 - Combinaisons de plusieurs types de commande, p. ex. commande de gain et commande de tonalité
• H03G 9/02 - Combinaisons de plusieurs types de commande, p. ex. commande de gain et commande de tonalité dans des amplificateurs non accordés

Abrégé

Method and apparatus for controlling a digitized analog audio device from a control circuit communicating with the digitized analog audio device with a serial digital analog audio protocol on a serial communication medium multiplexes command data words within digitized analog audio data frames. The digitized analog audio device extracts the command data words from the digitized analog audio data frames. The command data word includes a keyword packet, a command packet, an optional address packet, and an optional data packet. The keyword packet, a command packet, an optional address packet, and an optional data packet are each inserted into a separate number of truncated digitized analog audio data frames for iterative and successive transmission. The iterative transmission of the packets of the command word decreases the likelihood that digitized analog audio frames would contain packets of the command word.

Classes IPC  ?

• H04L 12/56 - Systèmes de commutation par paquets
• G06F 13/38 - Transfert d'informations, p. ex. sur un bus
• H04J 3/12 - Dispositions pour produire les signaux d'appel ou de surveillance
• H04L 12/54 - Systèmes de commutation par mémorisation et restitution
• H04B 1/10 - Dispositifs associés au récepteur pour limiter ou supprimer le bruit et les interférences
• H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur

Abrégé

A package is connected at a first side to a printed circuit board and with a die fixed to it on a second side opposite to the first side. The package has an integrated pre-match circuit to provide an impedance match for a signal to be sent to a circuit external to the package. The signal has a predetermined main frequency component. The pre-match circuit has a pair of transmission lines and a pair of stubs on a predetermined layer of the package and connected to the pair of transmission lines. The pair of stubs have a length such as to form a short circuit for an harmonic frequency of the main frequency component in the signal.

Classes IPC  ?

• H05K 7/00 - Détails de construction communs à différents types d'appareils électriques
• H01L 23/498 - Connexions électriques sur des substrats isolants
• H01L 23/552 - Protection contre les radiations, p. ex. la lumière
• H01L 23/66 - Adaptations pour la haute fréquence
• H05K 1/02 - Circuits imprimés Détails
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
• H05K 1/16 - Circuits imprimés comprenant des composants électriques imprimés incorporés, p. ex. une résistance, un condensateur, une inductance imprimés

Abrégé

A channel selection circuit in a serial audio communication device provides channel selection for insertion or extraction of data to or from a multiplexed serial data stream without the requirement of extra channel selection inputs. The channel selection circuit has multiple counters structured such that each counter represents a channel of the serial data stream. The input of each counter receives one of the multiple synchronizing timing signals. The input of the designated counter receives one timing signal that has the greatest frequency. The remaining counters receive the word select timing signals for determining which channel is being selected. A ready output of each counter is a channel indicator in communication with multiple signal selection circuits for selecting the multiple timing signals to be transferred to a data processing device for inserting or extracting data to or from the multiplexed serial data stream.

Classes IPC  ?

• H04R 5/00 - Dispositifs stéréophoniques
• G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
• H04H 20/47 - Dispositions caractérisées par des circuits ou composants spécialement adaptés à la radiodiffusion spécialement adaptés aux systèmes de radiodiffusion couverts par les groupes spécialement adaptés aux systèmes de radiodiffusion stéréophonique
• H04H 20/88 - Systèmes de radiodiffusion stéréophonique

Abrégé

A method of attenuating an input signal to obtain an output signal is described. The method comprises receiving the input signal, attenuating the input signal with a gain factor to obtain the output signal, applying a filter having a frequency response with a frequency-dependent filter gain to at least one of a copy of the input signal and a copy of the output signal to obtain a filtered signal, the frequency-dependent filter gain being arranged to emphasize frequencies within a number N of predetermined frequency ranges, N>1; wherein the filter comprises a sequence of N sub-filters, each one of the N sub-filters having a frequency response adapted to emphasize frequencies within a corresponding one of the N predetermined frequency ranges; determining a signal strength of the filtered signal, and determining the gain factor from at least the signal strength.

Classes IPC  ?

• H03F 99/00 - Matière non prévue dans les autres groupes de la présente sous-classe
• H03G 9/02 - Combinaisons de plusieurs types de commande, p. ex. commande de gain et commande de tonalité dans des amplificateurs non accordés
• H03G 7/00 - Compression ou expansion de volume dans les amplificateurs

Abrégé

The invention relates to a method for audio switching and conferencing. The method comprises: providing a plurality of audio channels comprising at least one active audio channel, the active audio channel comprising at least one of an input audio stream and output audio stream; converting the input audio streams from the at least one audio channel in input data; providing audio channel communication requests between parties of the at least one active audio channel; determining a set of Boolean values depending on the parties of the audio channels; determining output data for the respective active audio channels by combining the elements of the Boolean set and the input data; and encoding the output data in output audio streams for the respective active audio channels. In this way an efficient and consistent method for audio switching and conferencing is obtained which reduces complexity of software and/or hardware and enables the number of telephone calls or simultaneous conferences between multiple groups and simple implementation of special functions like eavesdropping and microphone functions.

Classes IPC  ?

• H04M 3/42 - Systèmes fournissant des fonctions ou des services particuliers aux abonnés

Abrégé

standby in a standby state to retrieve a predetermined amount of data from the external memory per time unit.

Classes IPC  ?

• G06F 1/04 - Génération ou distribution de signaux d'horloge ou de signaux dérivés directement de ceux-ci
• G06F 13/42 - Protocole de transfert pour bus, p. ex. liaisonSynchronisation
• G06F 1/32 - Moyens destinés à économiser de l'énergie

Abrégé

A method and system for emulating a byte-wise programmable memory in a sector-wise erasable memory, where emulating a byte-wise programmable memory in a sector-wise erasable memory is based on dividing the sector-wise erasable memory in a plurality of sectors, dividing each of the sectors into several memory locations suitable to store containers, with each container having a header and a payload portion, and storing a data value relating to an application in the payload portion of one of the containers and header information identifying the application in the header in an available container. The containers can be block containers, and the data portion can have two or more payload values. The storing action can be performed in such a way that the two or more payload values in the payload portion together uniquely represent the data value.

Classes IPC  ?

• G06F 12/00 - Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires

Abrégé

A system and method is disclosed for reconstructing high frequency components of a digital audio signal using a harmonic enhancer in a baseband integrated circuit of a receiver handset. The original spectrum of the digital audio signal is upsampled in a times two (2) upsample unit to double the size of the bandwidth. A low pass filter then removes a high frequency alias of the original spectrum. The spectrum is then modulated with a first carrier frequency and sent to a first filter bank where a low pass filter and a high pass filter shape the modulated harmonic spectrum. After gain adjustment, the modulated harmonic spectrum is added to a delayed version of the original spectrum. Additional harmonic spectra are similarly created at other carrier frequencies and added to the audio output spectra to reconstruct high frequency components of the audio signal.

Classes IPC  ?

• H03G 3/00 - Commande de gain dans les amplificateurs ou les changeurs de fréquence

Abrégé

A power reduction method for a first communication device that can communicate with a second communication device in a synchronized fashion. The first communication device has an electronic module and the method includes generating a communication device shut down signal by the electronic module in order to shut down the communication device apart from the electronic module at a first moment in time, generating a communication device wake-up signal by the electronic module in order to switch on and start booting of the communication device at a second moment in time after the first moment in time, and generating a communication device synchronization signal by the electronic module in order to allow the communication device to restart communicating with the second communication device in the synchronized fashion at a third moment in time after the second moment in time.

Classes IPC  ?

• G08C 17/00 - Dispositions pour transmettre des signaux caractérisées par l'utilisation d'une voie électrique sans fil
• H04B 7/212 - Accès multiple par répartition dans le temps
• H04J 3/06 - Dispositions de synchronisation

Abrégé

Voltage regulator for providing an output voltage (Vout) to a load (Zload) having an output transistor (T1), an operational amplifier (OA), and a first reference voltage source (VS). The negative input of the operational amplifier (OA) is connected to a feedback line (FL) to receive an input voltage derived from the output voltage. The first reference voltage source (VS) provides a reference voltage (Vref) to the positive input (IN2) of the operational amplifier (OA). The output (O1) of the operational amplifier (OA) is connected to a floating voltage source (FVS; C1). The other side of the floating voltage source is connected to a gate terminal (G) of the output transistor (T1). The floating voltage source (FVS) provides a voltage level (Vg) at the gate terminal of the output transistor (T1) higher than the output voltage of the operational amplifier (OA).

Classes IPC  ?

• G05F 1/40 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type alternatif utilisant des tubes à décharge ou des dispositifs à semi-conducteurs comme dispositifs de commande finale
• G05F 1/44 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type alternatif utilisant des tubes à décharge ou des dispositifs à semi-conducteurs comme dispositifs de commande finale à dispositifs à semi-conducteurs uniquement