A semiconductor device includes a transistor that has: a drift region of a first conductivity type in a semiconductor substrate having a first main surface; a body region of a second conductivity type between the drift region and the first main surface; trenches in the first main surface and patterning the semiconductor substrate into mesas including a first mesa and a dummy mesa, the trenches including an active trench and a dummy trenches arranged in a row; a gate electrode arranged in the active trench; and a source region of the first conductivity type in the first mesa. The first mesa is arranged adjacent to the active trench. The dummy mesa is arranged between each adjacent pair of the dummy trenches and does not include a source region.
H10D 12/00 - Dispositifs bipolaires contrôlés par effet de champ, p. ex. transistors bipolaires à grille isolée [IGBT]
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
H10D 64/23 - Électrodes transportant le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. sources, drains, anodes ou cathodes
A gate driver has a supply voltage terminal, a bootstrap terminal connected to the supply voltage terminal, a driver having a power input terminal connected to the bootstrap terminal and an output connected to a gate control signal output terminal and configured to generate a gate drive signal at the gate control signal output terminal based on a voltage on the power input terminal, a clamp driver connected to the bootstrap terminal, a clamp transistor connected between a clamp signal input terminal and a reference voltage terminal and having a gate connected to the clamp driver, and an energy harvesting circuit connected between the clamp signal input terminal and the gate of the clamp transistor.
H03K 17/30 - Modifications pour fournir un seuil prédéterminé avant commutation
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
This disclosure includes a power converter assembly comprising: a stack of multiple circuit layers; multiple transformer windings disposed in the stack of multiple circuit layers, the multiple transformer windings including one or more primary windings and one or more secondary windings; and a first connectivity interface operative to connect the stack of multiple circuit layers to a host substrate. The first connectivity interface may be disposed on a first surface of the stack of multiple circuit layers. The first surface such as edges of the multiple circuit layers may be disposed substantially orthogonal with respect to planar surfaces of each of the multiple circuit layers of the stack to provide advantageous output of an output voltage generated by the power converter assembly to a load such as through the host substrate.
H01F 41/04 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour la fabrication de noyaux, bobines ou aimants pour la fabrication de bobines
H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
In an embodiment, a semiconductor device includes a Group III nitride-based substrate having a first major surface, a lateral Group III nitride-based device formed in the Group III nitride-based substrate, a first power contact and a second power contact arranged on the first major surface. At least one of the first power contact and the second power contact includes an electrode arranged on the first major surface, a field plate arranged on the electrode and having a lateral extent in a first direction parallel to the first major surface that is greater than a lateral extent of the electrode in the first direction, and a power metallic layer arranged directly on the field plate. The power metallic layer has a lateral extent in the first direction that is less than the lateral extent of the field plate in the first direction.
H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
5.
METHOD AND CIRCUITRY TO APPLY AN INDIVIDUAL DC OFFSET TO ELECTRODES ON A LARGE-SCALE ION TRAP QUANTUM COMPUTER
A device includes a plurality of digital-to-analog converters (DACs), a multiplexer, a plurality of electrodes including a first electrode, and a plurality of direct current (DC) offset circuits including a first DC offset circuit. At least one of the plurality of electrodes is located along a lane for movement of an ion. The multiplexer has multiple inputs coupled to the plurality of DACs and multiple outputs including a first output. The first output is configured to provide a first voltage. The first DC offset circuit is coupled between the first output and the first electrode. The first DC offset circuit is configured to add a first DC offset voltage to either the first voltage or the first voltage amplified by a first gain. The first DC offset voltage is configurable.
A power converter includes an autotransformer, first switches, and second switches. The autotransformer includes multiple windings. The first switches are coupled between an input node and an output node of the power converter. The second switches are coupled between a reference potential and the output node. Yet further, the first switches are operable to control switching of circuit paths including the multiple windings of the autotransformer. The second switches are operable to convey currents from the multiple windings of the autotransformer through the second switches to the output node.
H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
A configuration management resource as discussed herein applies configuration settings to test operation of a first capacitive coupled communication link. Via amplitude monitoring during the testing, the communication management hardware detects a respective performance of the first capacitive coupled communication link to convey communications for each of the applied configuration settings. The communication management hardware selects a first configuration setting amongst the applied configuration settings to control the operation of the first capacitive coupled communication link based on the determined performances. In one application, the best performance corresponds to maximizing an amplitude of an envelope signal associated with received communications.
A molded surface mount package includes: a power semiconductor die attached to a metallic pad with a first side facing the pad and a second (opposite) side facing away from the pad, the metallic pad forming a first power terminal exposed at a surface mounting side of the package; a second power terminal, a first sense terminal, and a gate terminal each exposed at the surface mounting side and spaced apart from the first power terminal; a first electrical connection between the second power terminal and a first power pad at the second side of the die; a second electrical connection between the gate terminal and a gate pad at the second side of the die; a third electrical connection between the first sense terminal and a first sense pad at the second side of the die; and a first redundant electrical connection for the second or third electrical connection.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
In an embodiment, a transistor device includes a semiconductor substrate having at least one transistor cell. The transistor cell includes an elongate trench and an elongate mesa. The elongate trench is arranged in the first major surface of the semiconductor substrate and includes an elongate gate electrode electrically separated from the semiconductor substrate by a gate dielectric. A first insulating layer arranged on the first major surface covers the elongate trench. An elongate contact connection strip arranged on the first insulating layer extends above and parallel to the elongate trench. The elongate contact connection strip is electrically connected to the elongate gate electrode in the elongate trench by at least one first contact that extends through the first insulating layer.
A system includes: an ion trap device; an application board; a base plate arranged on the application board and having one or more through-holes; a substrate having a first side and a second side, the ion trap device being arranged on the first side and the second side being arranged on the base plate; electronic circuitry and/or electrical components arranged on the application board and configured to generate one or more signals for the ion trap device; and one or more conductive traces arranged on the application board and electrically coupled to the electronic circuitry and/or electrical components. The one or more conductive traces are routed to the base plate. An electrical connection is formed between the one or more conductive traces and the second side of the substrate via the one or more through-holes of the base plate.
In an embodiment, a semiconductor substrate is provided that includes a multilayer Group III nitride substrate having a first major surface and at least one heterojunction that is capable of supporting a two-dimensional charge gas. At least one contact includes a contact trench that extends into the multilayer Group III nitride substrate from the first major surface. The contact trench is filled with n-doped Group III nitride material to form an electrical connection to the two-dimensional charge gas. The semiconductor substrate further includes at least one dummy trench extending into the multilayer Group III nitride substrate from the first major surface. The dummy trench is partially filled with n-doped Group III nitride material. The dummy trench has a width B and the contact trench has a width b, where B≥1.1b.
H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
H10D 64/27 - Électrodes ne transportant pas le courant à redresser, à amplifier, à faire osciller ou à commuter, p. ex. grilles
H10D 84/82 - Dispositifs intégrés formés dans ou sur des substrats semi-conducteurs qui comprennent uniquement des couches semi-conductrices, p. ex. sur des plaquettes de Si ou sur des plaquettes de GaAs-sur-Si caractérisés par l'intégration d'au moins un composant couvert par les groupes ou , p. ex. l'intégration de transistors IGFET de composants à effet de champ uniquement
An apparatus includes a controller that controls a motor including multiple motor windings. During operation, the motor controller receives an error value indicating a difference between a current angular position of a rotor in the motor with respect to a reference angular position of the rotor. Based on the error value, the controller selects a first angle-to-torque converter function amongst multiple angle-to-torque converter functions in a piecewise angle-to-torque converter function. Via the first angle-to-torque converter function, the controller derives a torque value indicating a magnitude of torque to apply to the rotor. The controller applies the torque as indicated by the torque value to the rotor.
H02P 21/09 - Calcul de l’angle de phase du champ basé sur l’équation de la tension de rotor en additionnant la fréquence de glissement et une fréquence proportionnelle à la vitesse
13.
SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING A SEMICONDUCTOR DEVICE
A transistor device of a semiconductor device includes trench(es) formed in a first major surface of a semiconductor substrate, each including a side wall extending from a base to the first major surface. The side wall includes an intermediate section located between lower and upper sections. A field plate is located in the trench, with a field dielectric on the base and sidewall of the trench. The field dielectric has a first thickness in the upper section and a second thickness greater than the first thickness in the lower section. The field dielectric thickness changes from the first thickness at a first boundary between the upper and intermediate sections to the second thickness at a second boundary between the lower and intermediate sections. A surface of the field dielectric has a concave form at the first boundary and a convex form at the second boundary. The second boundary is edgeless.
The present application relates to a semiconductor device with a gate region and/or field electrode region in a vertical trench. A dielectric of the gate region and/or field electrode region includes silicon oxide doped with a semi-metal or alkali metal such as being doped with boron.
In an embodiment, a semiconductor device includes a semiconductor body having a first major surface, a second major surface opposing the first major surface, and at least one transistor device structure. A source pad and a gate pad are arranged on the first major surface. A drain pad and at least one further contact pad are coupled to a further device structure. The drain pad and the at least one further contact pad are arranged on the second major surface.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 21/3065 - Gravure par plasmaGravure au moyen d'ions réactifs
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
H01L 23/498 - Connexions électriques sur des substrats isolants
H10D 62/57 - Défectuosités physiques les défectuosités étant sur la surface du corps semi-conducteur, p. ex. le corps ayant une surface rugueuse
16.
Semiconductor Die Having a Resistive and/or Diodic Connection between Terminals of a Current sense device and a Power Transistor
A semiconductor die includes: a semiconductor substrate; a power transistor formed in the semiconductor substrate; a current sense device formed in the semiconductor substrate and occupying less area of the semiconductor substrate than the power transistor; a first contact pad electrically connected to a first load terminal of the power transistor; a second contact pad electrically connected to a sense terminal of the current sense device, the second contact pad being dedicated to current sensing only; and a resistive and/or diodic connection between the sense terminal of the current sense device and the first load terminal of the power transistor. The resistive and/or diodic connection is designed solely for ESD (electrostatic discharge) protection of the current sense device, by providing an ESD discharge path to the first load terminal of the power transistor.
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
A gate driver circuit and a corresponding gate driver system is presented. The gate driver circuit may be configured to drive a gallium nitride GaN transistor. The gate driver circuit may comprise a communication interface configured to receive a gate driver parameter. The communication interface may be an asynchronous serial communication interface, such as e.g. an UART communication interface. The gate driver parameter may be forwarded from one gate driver circuit to the next using the asynchronous serial communication protocol. One or more digital isolators may be coupled between the gate driver circuits.
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
H03K 17/08 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension
18.
SEMICONDUCTOR PACKAGE HAVING A LEADFRAME WITH A METAL-PLATED BOND AREA
A semiconductor package includes a semiconductor die having a first surface and a second surface opposite the first surface. A die pad is disposed at the first surface of the semiconductor die. A leadframe includes a carrier section on which the semiconductor die is mounted. The semiconductor die is solder-bonded to the carrier section with the second surface facing the carrier section. A metal-plated bond area is provided on the carrier section of the leadframe. A metal of the metal-plated bond area is different from a metal of the leadframe. An electrical conductor is connected to the die pad and bonded to the metal-plated bond area. The metal-plated bond area has a substantially triangular shape.
A gate driver circuit includes a high-side region that operates in a first voltage domain; a low-side region that operates in a second voltage domain lower than the first voltage domain; a gate driver configured to drive a power switch between an on-state and an off-state; at least one capacitor cross-coupled to the high-side region and the low-side region; a sensing circuit coupled to the at least one capacitor and configured to provide a sense value representative of a voltage transient of the power switch; a comparator circuit configured to compare the sense value to a threshold, and further configured to generate a comparison result based on whether the sense value satisfies the threshold; and a short circuit detector configured to detect a short circuit event based on the on-state of the power switch being detected and based on the comparison result indicating that the sense value satisfies the threshold.
H03K 17/06 - Modifications pour assurer un état complètement conducteur
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
H03K 17/567 - Circuits caractérisés par l'utilisation d'au moins deux types de dispositifs à semi-conducteurs, p. ex. BIMOS, dispositifs composites tels que IGBT
20.
LEVEL SHIFTER HAVING A CROSS-COUPLED CURRENT MIRROR CIRCUIT FOR REDUCING OR CANCELLING COMMON MODE SLEW CURRENT
A level shifter includes: a low voltage domain configured to output non-overlapping first and second current pulses based on opposite edges of a logic input signal; and a high voltage domain comprising a latch and a current mirror circuit configured to mirror the non-overlapping first and second current pulses such that the latch is set when the first current pulse is active and reset when the second current pulse is active. The current mirror circuit includes a first mirroring path for the first current pulse and a second mirroring path for the second current pulse. The level shifter has a common mode slew current that is added to the non-overlapping first and second current pulses. The first mirroring path and the second mirroring path are cross-coupled such that the common mode slew current is reduced or cancelled before the non-overlapping first and second current pulses are input to the latch.
A micro-fabricated device for controlling trapped ions includes a storage unit configured to store and cool the trapped ions. The storage unit includes a first cooling zone configured to cool ions located in the first cooling zone based on a laser cooling technique. The storage unit further includes a first closed shuttling path extending through the first cooling zone and configured to shuttle the trapped ions to periodically pass through the first cooling zone. A method for storing and cooling trapped ions in a device for controlling trapped ions is also described.
H01J 49/42 - Spectromètres à stabilité de trajectoire, p. ex. monopôles, quadripôles, multipôles, farvitrons
G06N 10/40 - Réalisations ou architectures physiques de processeurs ou de composants quantiques pour la manipulation de qubits, p. ex. couplage ou commande de qubit
H01J 49/04 - Dispositions pour introduire ou extraire les échantillons devant être analysés, p. ex. fermetures étanches au videDispositions pour le réglage externe des composants électronoptiques ou ionoptiques
22.
TYPE III-V SEMICONDUCTOR DEVICE WITH STRUCTURED PASSIVATION
A high-electron-mobility transistor comprises a semiconductor body comprising a barrier region and a channel region that forms a heterojunction with the barrier region such that a two-dimensional charge carrier gas channel is disposed in the channel region, source and drain electrodes disposed on the semiconductor body and laterally spaced apart from one another, a gate structure disposed on the semiconductor body and laterally between the source and drain electrodes, the gate structure being configured to control a conduction state of two-dimensional charge carrier gas, and a first dielectric region that is disposed along the upper surface of the semiconductor body in a lateral region that is between the gate structure and the drain electrode, wherein the first dielectric region comprises aluminum and oxide, and wherein first dielectric region comprises a first end that faces and is laterally spaced apart from the gate structure.
H10D 30/47 - Transistors FET ayant des canaux à gaz de porteurs de charge de dimension nulle [0D], à une dimension [1D] ou à deux dimensions [2D] ayant des canaux à gaz de porteurs de charge à deux dimensions, p. ex. transistors FET à nanoruban ou transistors à haute mobilité électronique [HEMT]
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/76 - Réalisation de régions isolantes entre les composants
H01L 21/765 - Réalisation de régions isolantes entre les composants par effet de champ
H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H10D 62/824 - Hétérojonctions comprenant uniquement des hétérojonctions de matériaux du groupe III-V, p. ex. des hétérojonctions GaN/AlGaN
H10D 62/85 - Corps semi-conducteurs, ou régions de ceux-ci, de dispositifs ayant des barrières de potentiel caractérisés par les matériaux étant des matériaux du groupe III-V, p. ex. GaAs
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
23.
GROUP III NITRIDE TRANSISTOR DEVICE AND METHOD FOR FABRICATING A GROUP III NITRIDE TRANSISTOR DEVICE
A Group III nitride transistor device includes: a Group III nitride substrate having a first major surface, a Group III nitride channel layer, and a Group III nitride barrier layer arranged on the Group III nitride channel layer and forming a heterojunction therebetween; transistor cells; and a metallization structure including first and second electrically conductive layers. The first electrically conductive layer includes for each transistor cell a source finger and a drain finger arranged on the first major surface. The second electrically conductive layer includes a source bus and a drain bus. The source bus extends between and electrically connects the source fingers of the transistor cells and extends over and is electrically insulated from the drain fingers. The drain bus extends between and electrically connects the drain fingers of the transistor cells and extends over and is electrically insulated from the source fingers.
H01L 23/528 - Configuration de la structure d'interconnexion
H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 27/08 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
24.
METHOD AND CONTROL CIRCUIT FOR OPERATING A POWER CONVERTER ARRANGEMENT AND POWER CONVERTER ARRANGEMENT
A method and a controller for controlling operation of a power converter is disclosed. The method includes operating a power converter in a first operating mode. The power converter includes input nodes (a, b, c), each configured to receive a respective one of input voltages (Va, Vb, Vc), intermediate nodes (x, y, z), and output nodes (p, r); a first power converter (1) coupled between the input nodes (a, b, c) and the intermediate nodes (x, y, z); and a second power converter coupled between the intermediate nodes (x, y, z) and the output nodes (p, r). Operating the power converter in the first operating mode includes adjusting an input power received by the first power converter (1); and adjusting each of a first intermediate voltage (Vx) and a second intermediate voltage (Vy) by the second power converter (2).
H02M 1/00 - Détails d'appareils pour transformation
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 7/217 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
A motor drive system is presented. The motor drive system may be configured to output a first, a second, and a third drive signal for driving an electric motor. The motor drive system may comprise a first power converter configured to generate the first drive signal, and a second power converter configured to generate the second drive signal. The motor drive system may comprise a third power converter configured to generate the third drive signal. Some or all of the power converters may be implemented as synchronous buck power converters.
H02P 21/05 - Dispositions ou procédés pour la commande de machines électriques par commande par vecteur, p. ex. par commande de l’orientation du champ spécialement adaptés pour amortir les oscillations des moteurs, p. ex. pour la réduction du pompage
H02P 21/00 - Dispositions ou procédés pour la commande de machines électriques par commande par vecteur, p. ex. par commande de l’orientation du champ
H02P 21/04 - Dispositions ou procédés pour la commande de machines électriques par commande par vecteur, p. ex. par commande de l’orientation du champ spécialement adaptés pour les très faibles vitesses
H02P 25/026 - Moteurs synchrones commandés par la fréquence d’alimentation ce qui permet de détecter la position du rotor
H02P 27/08 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p. ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions
26.
LEADFRAME PACKAGE WITH INCREASED ROUTING CAPABILITY
A semiconductor chip package includes a semiconductor chip having a first side and a second side opposite the first side. The first side includes chip pads. The semiconductor chip package also includes a first leadframe structured to form a footprint of the semiconductor chip package. The semiconductor chip package further includes a structured metal plate disposed between the first leadframe and the semiconductor chip. The first side of the semiconductor chip faces the structured metal plate. A pattern of bond material is disposed between the first leadframe and the structured metal plate. The pattern of bond material is configured to electrically and mechanically connect structures of the first leadframe to structures of the structured metal plate. The semiconductor chip package also includes a mold compound embedding the first leadframe, the structured metal plate and the semiconductor chip.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
A power converter circuit, including: an unregulated sub-converter; a regulated sub-converter connected to the unregulated sub-converter, wherein the power converter circuit is configured as an input-series-output-parallel (ISOP) non-isolated power converter circuit; and a control circuit operable, during a startup of the power converter circuit, to: control the unregulated sub-converter with a transition from an initial unregulated duty cycle to a nominal unregulated duty cycle, which is higher than the initial unregulated duty cycle; and control the regulated sub-converter with a transition from an initial regulated duty cycle to a nominal regulated duty cycle to maintain an output voltage of the power converter circuit to be lower than a nominal output voltage.
H02M 1/00 - Détails d'appareils pour transformation
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
28.
SEMICONDUCTOR DEVICE WITH A MAIN DEVICE REGION AND A CURRENT SENSOR REGION
A semiconductor device includes a main device region having main device cell regions confined by gate trenches arranged at a first main surface of a semiconductor substrate. A current sensor region has current sensor cell regions confined by gate trenches arranged at the first main surface. An interface region arranged between the main device region and the current sensor region includes a shielding region of a second conductivity type arranged at the first main surface and covering at least partly a bottom of one of the gate trenches confining one of the main device cell regions or one of the current sensor cell regions. The interface region further includes a further region of the second conductivity type arranged at the first main surface, and a gap region of a first conductivity type arranged at the first main surface. The gap region separates the shielding region from the further region.
H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/66 - Types de dispositifs semi-conducteurs
29.
TRANSFORMER ASSEMBLIES AND TRANS-INDUCTANCE VOLTAGE REGULATORS
A power converter assembly for transformer assembly as discussed herein may include multiple electrically conductive paths such as a first electrically conductive path, a second electrically conductive path, and a third electrically conductive path. The first electrically conductive path extends through the magnetically permeable material. The second electrically conductive path extends through the magnetic permeable material. The second electrically conductive path is inductively coupled to the first electrically conductive path via the magnetically permeable material. The third electrically conductive path is disposed in the magnetically permeable material and extends along the first electrically conductive path and the second electrically conductive path.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H01F 41/04 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateursAppareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques pour la fabrication de noyaux, bobines ou aimants pour la fabrication de bobines
30.
SEMICONDUCTOR DEVICE HAVING A TRENCH FIELD ELECTRODE WITH A FIRST SECTION BURIED BELOW A GATE ELECTRODE A SECOND SECTION FOR CONTACTING
A semiconductor device includes: a trench formed in a surface of a semiconductor substrate and extending lengthwise in a direction parallel to the surface; a body region adjoining the trench; a source region adjoining the trench above the body region; a drift region adjoining the trench below the body region; a field electrode in a lower part of the trench and separated from the substrate; and a gate electrode in an upper part of the trench and separated from the substrate and the field electrode. A first section of the field electrode is buried below the gate electrode in the trench. A second section of the field electrode transitions upward from the first section in a direction toward the surface. The separation between the second section and the gate electrode is greater than or equal to the separation between the first section and the gate electrode.
H01L 21/3213 - Gravure physique ou chimique des couches, p. ex. pour produire une couche avec une configuration donnée à partir d'une couche étendue déposée au préalable
H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
H10D 62/13 - Régions semi-conductrices connectées à des électrodes transportant le courant à redresser, amplifier ou commuter, p. ex. régions de source ou de drain
H10D 62/17 - Régions semi-conductrices connectées à des électrodes ne transportant pas de courant à redresser, amplifier ou commuter, p. ex. régions de canal
H10D 64/00 - Électrodes de dispositifs ayant des barrières de potentiel
An apparatus for generating an applicable control signal, including: a control module operable to generate a reference control signal that avoids, but is effectively within, a forbidden region by alternating the reference control signal between upper and lower levels of the forbidden region; an error determination module operable to generate an error signal based on a difference between the reference control signal and the applicable control signal; and a compensation module operable to noise-shape the error signal to suppress a portion of the error signal resulting from avoiding the forbidden region, and to modify the reference control signal based on the noise-shaped error signal, wherein the modified reference control signal is output by the apparatus as the applicable control signal for generating a modulation signal.
H02P 7/29 - Dispositions pour réguler ou commander la vitesse ou le couple de moteurs électriques à courant continu pour réguler ou commander individuellement un moteur dynamo-électrique à courant continu en faisant varier le champ ou le courant d'induit par commande maîtresse avec puissance auxiliaire utilisant des tubes à décharge ou des dispositifs à semi-conducteurs utilisant des dispositifs à semi-conducteurs commandant l'alimentation de l'induit seulement utilisant la modulation d'impulsions
32.
MOLDED POWER DIE PACKAGE WITH VERTICAL INTERCONNECT
A power die package includes a power die having a plurality of bond pads at an upper surface of the power die. The package further includes a plurality of contact structures. A contact structure includes: a bond wire bonded to one of the plurality of bond pads and folded back to the bond pad to form a closed loop, or at least three bumps laterally spaced from one another and disposed on one or more bond pads; and a continuous longitudinally extended electrically conductive element connected to the at least three bumps in at least three contact positions. The conductive element bends away from the power die between pairs of consecutive contact positions. The package further includes a mold compound partially encapsulating the contact structure. The mold compound includes an outer surface facing away from the power die. The contact structure is partially exposed at the outer surface.
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
A method of balancing voltages on flying capacitors in a multilevel power converter is provided (along with an associated controller). The power converter includes one or more flying capacitors. Pairs of switches in the power converter are controlled by pulse width modulated (PWM) control signals. The different pairs of switches are controlled by PWM control signals having a phase/timing shift between them. To balance the voltage on the one or more flying capacitors, one set of pulses can be widened or narrowed while another set is widened or narrowed. To change their widths, one edge of each pulse is modulated, while the other edge is unchanged. More specifically, the leading edge of one set of pulses is modulated, while the trailing edge of the other set of pulses is modulated.
H02M 7/483 - Convertisseurs munis de sorties pouvant chacune avoir plus de deux niveaux de tension
H02M 7/5395 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur avec commande automatique de la forme d'onde ou de la fréquence de sortie par modulation de largeur d'impulsions
A molded power package includes a laser-activatable mold compound having laser-activated regions which are plated with an electrically conductive material to form metal pads and/or metal traces at a first side of the mold compound. A semiconductor power die with bond pads is embedded in the laser-activatable mold compound. A bond pad interconnect electrically connects the bond pads of the semiconductor power die to the metal pads and/or metal traces at the first side of the laser-activatable mold compound. The semiconductor power die is mounted on a carrier section of a leadframe. A carrier interconnect section of the leadframe integral with the carrier section electrically connects the carrier section to the metal pads and/or metal traces at the first side of the laser-activatable mold compound. An upper surface of the carrier interconnect section is at a height that is elevated relative to an upper surface of the carrier section.
A multi-phase resonant power converter includes: a power stage on a primary side of the multi-phase resonant power converter, the power stage including bridge converter legs each configured to receive an AC input voltage and implement a separate phase of the power converter; a transformer device having a primary side winding for each bridge converter leg and a secondary side winding for each primary side winding; a power circuit electrically connected to the secondary side windings on a secondary side of the multi-phase resonant power converter; a primary-side controller configured to operate the bridge converter legs at a switching frequency; and a separate resonant tank electrically connected to a midpoint of each bridge converter leg. Each resonant tank includes a resonant capacitor in series with the primary side winding for that bridge converter leg. A resonant frequency of each resonant tank is tuned to within +/−50% of the switching frequency.
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
36.
VOLTAGE CONTROLLER USING VOLTAGE FEEDBACK AND POWER FEED-FORWARD
A method of controlling a switched-mode power supply (SMPS) based on a pulse-width modulation (PWM) control signal is provided to convert an input voltage to an output voltage. The method includes generating an error signal based on a difference between the output voltage and a target output voltage; filtering the error signal to generate a filtered error signal; generating a feed-forward signal based on at least one feed-forward parameter related to at least one of the output voltage, the input voltage, an output power of the SMPS, or an output current corresponding to the output voltage; adding the feed-forward signal and the filtered error signal to generate an integrator input signal; and applying a nonlinear integration function to the integrator input signal to generate the PWM control signal.
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 1/12 - Dispositions de réduction des harmoniques d'une entrée ou d'une sortie en courant alternatif
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
37.
POWER DELIVERY CONTROL AND OVER CURRENT PROTECTION
A power supply as discussed herein includes a controller. The controller receives an output voltage feedback signal outputted from a resonant power converter. The output voltage feedback signal tracks a magnitude of an output voltage outputted from the resonant power converter to power a load. An error voltage generator generates an error voltage signal based on a comparison of the output voltage feedback signal to a setpoint reference voltage. The output voltage feedback signal derives a control period setting from an error voltage. The controller controls switching of switches in the resonant power converter in accordance with the derived control period setting.
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02M 1/00 - Détails d'appareils pour transformation
H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
38.
ELECTRONIC MODULE HAVING A CLIP CONNECTED TO A SEMICONDUCTOR PACKAGE
An electronic module includes a semiconductor package, and a clip connected to the semiconductor package. The clip is connected to or includes at least one fastening element which is configured to make a connection to an external heatsink.
H01L 25/11 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
39.
MULTI-PHASE POWER SUPPLY SYSTEM AND CONTROL OF DYNAMIC LOAD
A power converter assembly includes a first circuit board and a second circuit board. The first circuit board includes power converter circuitry operative to control conversion of an input voltage into an output voltage. The second circuit board is disposed substantially orthogonal to the first circuit board. The second circuit board is operative to: i) receive the output voltage, and ii) convey the output voltage to an output of the second circuit board such as a host circuit board. Additionally, the power converter assembly can be configured to include an over-mold assembly operative to provide connectivity between the first circuit board and the second circuit board. More specifically, the over-mold assembly can be configured to include an inductor component to output the output voltage to the second circuit board based on current received by the inductor component from the input voltage received over a first electrically conductive path between the second circuit board and the first circuit board.
H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
To reduce switching losses, an inverter circuitry of this disclosure may operate using triangular current mode (TCM) control for the semiconductor devices to achieve zero voltage switching (ZVS) at the turn-on of the semiconductor switches. In contrast to other techniques, such as operating the inverter circuitry in continuous conduction mode (CCM), switching devices experience hard switching (usually associated to body-diode hard commutation) at turn-on, and therefore experience the associated switching losses. The inverter circuitry of this disclosure is controlled by processing circuitry, which is configured to apply a smart frequency modulation scheme that enables TCM operation.
H02M 7/529 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type thyratron ou thyristor exigeant des moyens d'extinction utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la forme d'onde ou de la fréquence de sortie par modulation de largeur d'impulsions utilisant une commande numérique
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/084 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques utilisant un circuit de commande commun à plusieurs phases d'un système polyphasé
H02M 7/5387 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur dans une configuration en pont
An intelligent power module includes a plurality of controllable semiconductor devices that each include a control electrode, a gate driver configured to generate one or more control signals for one or more of the plurality of controllable semiconductor devices, and one or more bridging devices that each include a housing, a plurality of contact pads arranged on an outside of the housing, and one or more electrical connections arranged inside the housing. Each of the one or more electrical connections electrically couples two of the plurality of contact pads to each other. At least one of the bridging devices is electrically coupled between the control electrodes of one or more of the plurality of controllable semiconductor devices and the gate driver, respectively, and is configured to route one or more control signals from the gate driver to the control electrodes of the one or more controllable semiconductor devices.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/367 - Refroidissement facilité par la forme du dispositif
H01L 25/11 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
42.
TRANS-INDUCTANCE VOLTAGE REGULATORS AND TRANSFORMER ASSEMBLIES
A power converter assembly may include multiple electrically conductive paths such as a first electrically conductive path, a second electrically conductive path, and a third electrically conductive path. The first electrically conductive path extends through first magnetically permeable material; the second electrically conductive path extending through second magnetically permeable material. The third electrically conductive path extends through both the first magnetically permeable material and the second magnetically permeable material. For example, the first electrically conductive path may be disposed alongside and in parallel with a first portion of the third electrically conductive path in the first magnetically permeable material; the second electrically conductive path may be disposed alongside and in parallel with a second portion of the third electrically conductive path in the second magnetically permeable material.
H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
According to some embodiments, a motor controller for controlling a motor includes a position interface configured to receive a motor position signal indicative of a position of the motor, and a pulse width modulation (PWM) unit configured to generate a PWM signal for driving the motor. An angle and speed unit is configured to determine a speed and a position of the motor based on transitions in the motor position signal, wherein transition intervals are defined between the transitions, determine a PWM count of cycles in the PWM signal during a first transition interval of the transition intervals, and update the position of the motor during a second transition interval of the transition intervals based on the PWM count to generate an updated position. A controller is configured to send a control signal for controlling the motor to the PWM unit based on the speed and the updated position.
H02P 21/18 - Estimation de la position ou de la vitesse
H02P 27/08 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p. ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions
44.
SINGLE ENDED CONVERSIONS ON A TRUE DIFFERENTIAL ANALOG TO DIGITAL CONVERTER (ADC)
This disclosure describes analog to digital converter (ADC) circuitry configured to receive either a differential input signal or a single-ended (SE) input signal and output a digital representation of the input signal using the full-scale of the ADC output. The ADC circuitry of this disclosure includes a true differential ADC that, when receiving a SE input signal is configured to make two adjustments to the ADC characteristic. One adjustment is to shift the ADC characteristic by the reference voltage of the ADC, e.g., Varef. The second adjustment is to multiply the input signal by two, e.g., to double the input signal magnitude.
H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
45.
METHOD FOR FORMING ELECTRODES, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR WAFER
Disclosed is a method for forming electrodes, a semiconductor device, and a semiconductor wafer. The semiconductor wafer includes: a plurality of semiconductor bodies and kerf regions arranged between the semiconductor bodies; at least one device electrode arranged above at least one of the semiconductor bodies; and at least one kerf electrode arranged above at least one of the kerf regions. The at least one device electrode includes a first device electrode layer patterned from a first electrically conducting layer and a second device electrode layer patterned from a second electrically conducting layer different from the first electrically conducting layer. The at least one kerf electrode includes a first kerf electrode layer patterned from the first electrically conducting layer and is devoid of a second kerf electrode layer.
H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
H01L 25/11 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
H01L 29/36 - Corps semi-conducteurs caractérisés par la concentration ou la distribution des impuretés
H01L 29/49 - Electrodes du type métal-isolant-semi-conducteur
H01L 29/808 - Transistors à effet de champ l'effet de champ étant produit par une jonction PN ou une autre jonction redresseuse à jonction PN
46.
LATERAL HIGH VOLTAGE SEMICONDUCTOR DEVICE AND METHOD FOR FORMING A LATERAL HIGH VOLTAGE SEMICONDUCTOR DEVICE
A lateral high voltage semiconductor device includes a semiconductor substrate with a frontside and a semiconductor element. The semiconductor element includes: a first semiconductor region of a first conductivity type formed within the semiconductor substrate; a second semiconductor region formed within the semiconductor substrate and spaced apart from the first semiconductor region in a first lateral direction parallel to the frontside; and an extension region adjoining the second semiconductor region. The semiconductor device is configured to control a load current between the first and second semiconductor regions. The extension region extends along the frontside of the semiconductor substrate and includes at least one mesa protruding at the frontside of the semiconductor substrate.
Disclosed is a resistor arrangement and a transistor device with a resistor arrangement. The resistor arrangement includes a resistive layer and first and second contact electrodes each formed on top of the resistive layer and each connected to the resistive layer. The first and second contact electrodes are spaced apart from each other in a first direction. Each of the first and second contact electrodes includes an inner section longitudinally extending in a second direction perpendicular to the first direction. The inner sections of the first and second contact electrodes are at least approximately parallel to each other. At least one of the first and second contact electrodes includes at least one end section adjoining the respective first section and being spaced apart from the other one of the first and second contact electrodes farther than a distance between the inner sections of the first and second contact electrodes.
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
Disclosed is a transistor device. In an embodiment, the transistor device includes a plurality of transistor cells and a source electrode. Each of the transistor cells includes: a source region of a first doping type; a body region of a second doping type complementary to the first doping type and adjoining the source region; a gate electrode adjacent to the body region, dielectrically insulated from the body region by a gate dielectric, and arranged in a gate trench extending from a first surface of a semiconductor body into the semiconductor body; and a body contact region adjoining the body region and electrically connected to the source electrode. A distance between the body contact region and the gate dielectric is less than 300 nanometers.
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
49.
METHOD FOR PRODUCING A TRANSISTOR DEVICE AND TRANSISTOR DEVICE
Disclosed is method for producing a transistor device and a transistor device. The transistor device includes a gate arrangement. The gate arrangement includes: a plurality of gate electrodes, each gate electrode being arranged in a respective gate trench extending from a first surface of a semiconductor body into the semiconductor body and dielectrically insulated from the semiconductor body by a respective gate dielectric; an insulating layer above the first surface of the semiconductor body and the gate electrodes; at least one contact opening in the insulating layer above each gate electrode; a plurality of contact fingers, each contact finger being connected to a respective gate electrode in a respective contact opening; and a connector connecting the contact fingers with each other.
Disclosed is a semiconductor wafer including a test structure. The test structure includes a pad arrangement arranged above a kerf region of a semiconductor wafer. The pad arrangement includes: contact pads arranged in series in a first direction; and two alignment pads arranged in series with the contact pads in the first direction such that the contact pads are arranged between the two alignment pads. Each of the contact pads comprises a metal. Each of the alignment pads is different from each of the contact pads and is configured to be irreversibly deformed when coming into contact with a probe needle.
Disclosed is a transistor device with an edge termination structure and a method. The method includes forming an edge termination structure of a transistor device. Forming the edge termination structure includes: forming an edge trench in an edge region of a semiconductor body such that the edge trench has a trench bottom and an inner trench sidewall facing an inner region of the semiconductor body; and forming a first edge region of a second doping type adjacent to the inner trench sidewall. Forming the first edge region includes implanting dopant atoms of the second doping type at least into the inner trench sidewall.
A method of forming a semiconductor includes forming a superjunction structure comprising a plurality of superjunction columns that alternate in conductivity type along a lateral direction of the semiconductor substrate; and forming a plurality of transistor cells in an active area of the semiconductor substrate, each of the transistor cells being configured to control a vertical current flowing through superjunction structure, wherein forming the transistor cells includes forming source regions and body regions below the source regions; wherein forming the body regions includes forming a body layer extending from a main surface of the semiconductor substrate, wherein a dopant profile of second conductivity type dopants in the body layer increases moving from the main surface into the semiconductor substrate until it reaches a maximum at first depth from the main surface, and wherein the first depth is below a bottom depth of the source regions.
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
According to some embodiments, a method for controlling a motor comprises receiving mechanical angle data and electrical angle data representing a position of the motor, setting an encoder offset between the mechanical angle data and the electrical angle data, determining extremum values of a phase current of the motor, adjusting the encoder offset based on the extremum values to generate an adjusted encoder offset, determining an estimated motor position and an estimated motor speed based on the mechanical angle data, the electrical angle data, and the adjusted encoder offset, and generating a drive signal for the motor based on the estimated motor position and the estimated motor speed.
An LLC (inductor-inductor-capacitor) converter, including: a primary current sensing circuit operable to sense a primary current of the LLC converter; and a protection circuit coupled between the primary current sensing circuit and power switches of the LLC converter, and operable to increase a switching frequency of the LLC converter when an amplitude of the primary current falls below a predefined low current reference value after a predefined blanking time after a phase transition of the LLC converter.
H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/04 - Circuits spécialement adaptés à la production de tensions de commande de grille ou de commande d'allumage pour les tubes à décharge incorporés dans des convertisseurs statiques pour tubes à commande de grille
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
A level shifter for a power converter includes: a differential detector; a first transistor having a drain electrically connected to a first node of the differential detector, a gate electrically connected to ground or a fixed DC voltage, and a source; a second transistor having a drain electrically connected to a second node of the differential detector, a gate electrically connected to ground or a fixed DC voltage, and a source; a first circuit configured to dynamically control a voltage applied to the source of the first transistor based on a digital signal input to the level shifter; and a second circuit configured to dynamically control a voltage applied to the source of the second transistor based on the digital signal. The differential detector is configured to translate the digital signal to a different voltage level based on a differential current between the first transistor and the second transistor.
H03K 19/0185 - Dispositions pour le couplageDispositions pour l'interface utilisant uniquement des transistors à effet de champ
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
56.
SEMICONDUCTOR DEVICE HAVING A VERTICAL POWER TRANSISTOR WITH A METAL SILICIDE GATE REGION
A semiconductor device includes a vertical power transistor having a plurality of power transistor cells. Each power transistor cell includes a source region at a first main surface of a semiconductor substrate, a drain region at a second main surface of the semiconductor substrate opposite the first main surface, a gate trench extending into the semiconductor substrate from the first main surface, a gate electrode in the gate trench and comprising doped polycrystalline silicon, and a dielectric material separating the gate electrode from the semiconductor substrate. An upper central part of each of the gate electrodes of the power transistor cells is occupied by a metal silicide region that adjoins the doped polycrystalline silicon. A method of producing the semiconductor device is also described.
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 27/092 - Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/49 - Electrodes du type métal-isolant-semi-conducteur
H01L 29/66 - Types de dispositifs semi-conducteurs
57.
SEMICONDUCTOR DEVICE HAVING AN ISOLATION STRUCTURE AND METHODS OF PRODUCING THE SEMICONDUCTOR DEVICE
A semiconductor device includes: a silicon layer having a thickness in a range of 2 μm to 200 μm between a frontside and a backside of the silicon layer; a first device region and a second device region laterally isolated from one another in the silicon layer by an isolation structure that extends from the frontside to the backside of the silicon layer; a first insulation layer on the frontside of the silicon layer; a first patterned metallization on the first insulation layer; a second insulation layer on the backside of the silicon layer; and a second patterned metallization on the second insulation layer. The first patterned metallization provides lateral electrical routing along the frontside of the silicon layer. The second patterned metallization provides lateral electrical routing along the backside of the silicon layer. Additional embodiments of semiconductor devices and methods of producing the semiconductor devices are also described.
In an embodiment, a Group III nitride-based transistor device is provided that includes a Group III nitride-based body and a p-type Schottky gate including a metal gate on a p-doped Group III nitride structure. The p-doped Group III nitride structure includes an upper p-doped GaN layer in contact with the metal gate and having a thickness d1, a lower p-doped Group III nitride layer having a thickness d2 and including p-doped GaN that is arranged on and in contact with the Group III nitride-based body, and at least one p-doped AlxGa1−xN layer arranged between the upper p-doped GaN layer and the lower p-doped Group III nitride layer, wherein 0
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/43 - Electrodes caractérisées par les matériaux dont elles sont constituées
The disclosure relates to a semiconductor device having a gate electrode in a vertical gate trench and a channel region laterally aside the gate trench. The gate electrode includes an outer gate region made of an outer gate material, a metal inlay region made of a metal material, and a spacer region. The outer gate material and the spacer region are each different from the metal material. The spacer region, the metal inlay region, and the outer gate region are, at least in a vertical section of the gate electrode, consecutively arranged from a center position within the gate electrode laterally outwardly towards the channel region.
H01L 29/66 - Types de dispositifs semi-conducteurs
60.
SEMICONDUCTOR PACKAGE INCLUDING ONE OR MORE SOLDER JOINTS ELECTRICALLY AND MECHANICALLY COUPLING FIRST AND SECOND POWER SEMICONDUCTOR CHIPS TO A LEADFRAME PART AND METHOD FOR FABRICATING THEA SEMICONDUCTOR PACKAGE
A semiconductor package includes a power semiconductor chip comprising SiC, and a leadframe part including Cu. The power semiconductor chip is arranged on the leadframe part. A solder joint electrically and mechanically coupling the power semiconductor chip to the leadframe part includes at least one intermetallic phase.
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
A controller for a permanent magnet synchronous motor includes a first control loop having a first filter. The first filter has a back-EMF voltage vector input, a magnetic flux vector output with a constant phase shift that is independent of motor speed, and an amplitude response that is inversely proportional to rotor electrical frequency. The first control loop is configured to: generate an adjusted magnetic flux vector from the magnetic flux vector output by the first filter and compensate for the constant phase shift introduced by the first filter; estimate the rotor electrical frequency from the adjusted magnetic flux vector; and feedback a filtered version of the rotor electrical frequency estimate to the first filter as an estimation of the rotor electrical frequency.
A transistor device and a method for forming a transistor device are disclosed. The transistor device includes: a semiconductor body; first trenches extending from a first surface of the semiconductor body into the semiconductor body; second trenches extending from the first surface into the semiconductor body; a drift region adjoining each of the second trenches; source regions separated from the drift region by a respective body region; and gate electrodes arranged in the first trenches adjacent to at least one of the body regions and dielectrically insulated from the at least one of the body regions by a gate dielectric. Each of the second trenches is configured to induce a strain in regions of the drift region adjoining the respective second trench.
H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
A system is provided for overcurrent protection of a multi-phase trans-inductance voltage regulator. The multi-phase trans-inductance voltage regulator comprises a plurality of transformers, each transformer comprising a primary inductor and a secondary inductor. The primary inductor of each transformer is provided between a respective input node and a common output node, and the secondary inductors of the plurality of transformers are connected in series. Each input node is connected to a respective one of a plurality of phase inputs. The system includes a first sensor arrangement configured to measure a current flowing through the secondary inductors. The system also includes a controller configured to generate an overcurrent fault signal based at least in part on the measured current flowing through the secondary inductors. Also disclosed is a multi-phase trans-inductance voltage regulator including the system, and an associated controller and method for overcurrent protection of a multi-phase trans-inductance voltage regulator.
G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée
G01R 15/14 - Adaptations fournissant une isolation en tension ou en courant, p. ex. adaptations pour les réseaux à haute tension ou à courant fort
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
64.
POWER DEVICE CELL AND POWER ELECTRONICS ASSEMBLY INCLUDING THE POWER DEVICE CELL
A power device cell includes: a metallic body having a first main surface, a second main surface opposite the first main surface, and a side face vertically extending between the first and second main surfaces; a vertical power semiconductor die in a recess formed in the first main surface of the metallic body; and an organic and/or glass electrical insulator covering the second main surface of the metallic body such that the power device cell is electrically insulated at least at a first side that includes the organic and/or glass electrical insulator. The organic and/or glass electrical insulator is confined to the metallic body. A backside of the vertical power semiconductor die is configured to be at a different electric potential than a frontside of the vertical power semiconductor die. The metallic body is at the same electric potential as the backside of the vertical power semiconductor die.
A high-electron mobility transistor includes a semiconductor body including a barrier region, a channel region, and a two-dimensional charge carrier gas channel, first and second electrodes that are each in electrical contact with the two-dimensional charge carrier gas channel, and a gate structure laterally in between the first and second electrodes, wherein the gate structure comprises a gate electrode and a first region of doped type III-V semiconductor material in between the gate electrode and the two-dimensional charge carrier gas channel, wherein the first region of doped type III-V semiconductor material comprises a plurality of side faces that define a plan view geometry of the first region, and wherein in the plan view geometry of the first region at least two lateral boundaries of the first region that intersect one another extend along crystallographically equivalent planes of the doped type III-V semiconductor material.
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 27/095 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte à barrière Schottky
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
A device for controlling trapped ions includes a semiconductor substrate. The semiconductor substrate includes a plurality of optical detectors. A dielectric layer is disposed over the semiconductor substrate. The dielectric layer includes one or a plurality of lenses. An electrode structure is disposed over the dielectric layer. The electrode structure includes electrodes of an ion trap configured to trap one or more ions in a space above the electrode structure.
In an embodiment, a method for fabricating a semiconductor package includes: embedding a semiconductor device in an insulating layer; forming a contact pad having an area that does not overlap the semiconductor device; and forming a vertical current redistribution structure that includes substantially parallel vertical current paths arranged in the insulating layer and extending perpendicular to the area of the contact pad that does not overlap the semiconductor device. The substantially parallel vertical current paths are non-uniformly distributed over the area of the contact pad that does not overlap the semiconductor device.
H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
G06F 30/398 - Vérification ou optimisation de la conception, p. ex. par vérification des règles de conception [DRC], vérification de correspondance entre géométrie et schéma [LVS] ou par les méthodes à éléments finis [MEF]
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/528 - Configuration de la structure d'interconnexion
68.
SEMICONDUCTOR DEVICE WITH ZENER DIODE AND METHOD FOR MANUFACTURING
A lateral semiconductor device includes: a semiconductor substrate; a first insulator layer formed on the semiconductor substrate; and a semiconductor layer formed on the first insulator layer opposite to the semiconductor substrate. The semiconductor layer includes a first region of a first conductivity type, a second region of a second conductivity type opposite to the first conductivity type, and an intermediate region interposed between the first region and the second region and defining a first lateral distance between the first region and the second region. The intermediate region has a lower doping concentration than the first region and the second region. A doping concentration of the first region at an interface to the intermediate region and a doping concentration of the second region at an interface to the intermediate region both exceed 1×1018 cm−3. The first lateral distance is at most 800 nm.
A motor controller includes a measurement interface configured to measure a mechanical angle of a shaft driven by a motor and a rotational speed of the shaft, and generate a speed feedback signal representative of the rotational speed, a speed regulator, and a current regulator. The speed regulator includes an error component configured to generate a speed error signal based on a difference between a speed reference signal and the speed feedback signal; a proportional integral controller configured to, based on the speed error signal, regulate a torque reference value that is configured to sustain a speed reference value; and a load torque ripple compensator configured to apply a torque feedforward function to reduce a load torque ripple in the torque reference value. The current regulator is configured to drive motor currents of the motor for generating a torque corresponding to the torque reference value.
H02P 21/22 - Commande du courant, p. ex. en utilisant une boucle de commande
H02P 27/08 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p. ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions
70.
SEMICONDUCTOR DEVICE HAVING AN ISOLATION STRUCTURE THAT DELIMITS A REGION OF AN EPITAXIAL LAYER OR LAYER STACK
A semiconductor device includes: a semiconductor substrate; an epitaxial layer or layer stack on the semiconductor substrate; a plurality of transistor cells of a first type formed in a first region of the epitaxial layer or layer stack and electrically coupled in parallel to form a vertical power transistor; a plurality of transistor cells of a second type different than the first type and formed in a second region of the epitaxial layer or layer stack; and an isolation structure that laterally and vertically delimits the second region of the epitaxial layer or layer stack. Sidewalls and a bottom of the isolation structure include a dielectric material that electrically isolates the plurality of transistor cells of the second type from the plurality of transistor cells of the first type in the epitaxial layer or layer stack. Methods of producing the semiconductor device are also described.
H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
H01L 21/76 - Réalisation de régions isolantes entre les composants
H01L 21/765 - Réalisation de régions isolantes entre les composants par effet de champ
H01L 21/84 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant autre chose qu'un corps semi-conducteur, p.ex. étant un corps isolant
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
71.
POWER SEMICONDUCTOR DEVICE AND POWER ELECTRONICS ASSEMBLY
A power semiconductor device includes a molded package and an insulated metal substrate (IMS). The molded package includes one or more power semiconductor dies embedded in a mold compound and forming part of a power electronics circuit A metallic region exposed at a topside of the molded package forms part of a primary thermal pathway for heat dissipated by the one or more power semiconductor dies during operation. The IMS includes a copper layer attached to the metallic region exposed at the topside of the molded package, an aluminum layer at an opposite side of the IMS as the copper layer, and an organic isolation layer that electrically isolates the copper layer and the aluminum layer from one another. The copper layer provides no electrical rerouting for the molded package. A power electronics assembly including a plurality of the power semiconductor devices mounted to a circuit board is also described.
H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
72.
Power Electronics Device and Sensing Method for a GaN Die Included in the Power Electronics Device
A power electronics device includes first and second semiconductor dies. The first die includes: a main GaN power transistor; a first GaN current sense transistor having a source electrically connected to a second current sense terminal; a second GaN current sense transistor; a diode device electrically connected in series between the drains of the main GaN power transistor and second GaN current sense transistor; and a voltage protection device electrically connecting the drain of the second GaN current sense transistor to a first current sense terminal. The second die includes current sense and short circuit detection circuits electrically connected to the current sense terminals. The short circuit detection circuit detects when the drain current of the main GaN power transistor exceeds a predetermined value and when the main GaN power transistor is in saturation.
H03K 17/041 - Modifications pour accélérer la commutation sans réaction du circuit de sortie vers le circuit de commande
H03K 17/081 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
A monolithically integrated bidirectional switch includes: an input terminal; an output terminal; a control terminal; a compound semiconductor substrate; a common drift region in the compound semiconductor substrate and in series between the input terminal and the output terminal; a first gate; and a second gate. One of the first gate and the second gate is a normally-on gate and the other one of the first gate and the second gate is a normally-off gate, such that the monolithically integrated bidirectional switch is configured to conduct current in a single direction from the input terminal to the output terminal through the common drift region. A corresponding power electronic system that uses the monolithically integrated bidirectional switch is also described.
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
74.
TYPE III-V SEMICONDUCTOR DEVICE WITH MULTI-LAYER BARRIER REGION
A semiconductor device includes a barrier region and a channel region, source and drain electrodes, and a gate structure that is configured to control a conductive connection between the source and drain electrodes, wherein the barrier region comprises a first barrier layer, a second barrier layer, and a third barrier layer, wherein in a central portion of the device the second barrier layer and the third barrier layer are disposed over the channel region, wherein in outer lateral portions of the device the first barrier layer is disposed over the channel region, and wherein a molar fraction of a second type III element in the central portion is higher than a molar fraction of the second type III element in the first barrier layer.
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/205 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV comprenant plusieurs composés dans différentes régions semi-conductrices
H01L 29/66 - Types de dispositifs semi-conducteurs
75.
Package with Vertical Electronic Components Held Together by a Clip
A package includes: a vertically extending first electronic component with at least one exposed electrically conductive first terminal; a vertically extending second electronic component with at least one exposed electrically conductive second terminal; and a clip with an accommodation volume in which the first electronic component and the second electronic component are accommodated and are held together. The at least one first terminal and the at least one second terminal are electrically accessible at a bottom of the clip.
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
76.
APPLICATION OF A PROTECTIVE ATOMIC LAYER DEPOSITION (ALD) OR PLASMA-ENHANCED CHEMICAL VAPOR DEPOSITION (PECVD) LAYER ON A SEMICONDUCTOR DIE CONNECTED TO A SUBSTRATE VIA A SINTERED LAYER
A method for fabricating a semiconductor device includes: providing a substrate; applying a sinter paste layer to the substrate; placing a semiconductor die on or above the sinter paste layer; performing a sintering process to convert the sinter paste layer to a sintered layer; and applying a protective layer by atomic layer deposition or by plasma-enhanced chemical layer deposition onto the semiconductor die and the sintered layer.
A power conversion circuit is described herein. In accordance with one embodiment, the circuit includes a first converter stage configured to provide a DC bus voltage and a second converter stage configured to receive the DC bus voltage and to generate an output voltage therefrom. The second converter stage includes at least a main branch and a partial power branch, wherein the main branch is configured to provide, at its output, a first voltage from the DC bus voltage based on a fixed conversion ratio and the partial power branch is configured to provide, at its output, an adjustable second voltage from the DC bus voltage. The outputs of the main branch and the partial power branch are connected in series to provide the output voltage. The circuit further includes a controller configured to control, in order to set the output voltage, the first converter stage to adjust the DC bus voltage and to control the partial power branch to adjust the second voltage.
H02M 7/5387 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur dans une configuration en pont
H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
H02M 1/44 - Circuits ou dispositions pour corriger les interférences électromagnétiques dans les convertisseurs ou les onduleurs
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
A transistor device includes a semiconductor substrate having a first major surface and one or more transistor cells. Each transistor cell may include a columnar trench in the semiconductor substrate. The columnar trench includes a field dielectric, base, and a side wall. The side wall may extend from the base to the first major surface. The field dielectric may line the base and side wall of the columnar trench. A first thickness of the field dielectric at a first distance from the base is smaller than a second thickness of the field dielectric at a second distance from the base. The first distance is greater than the second distance. A columnar field plate with a cavity may be arranged in the columnar trench. A first perimeter of the columnar field plate at the first distance is greater than a second perimeter of the columnar field plate at the second distance.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
A method includes: providing a Group III nitride-based substrate having a first major surface and a doped Group III nitride region; forming a first passivation layer configured as a hydrogen diffusion barrier on the first major surface; forming a first opening in the first passivation layer and exposing at least a portion of the doped Group III nitride region from the first passivation layer; activating a first doped Group III nitride region whilst the first passivation layer is located on the first major surface and the doped Group III nitride region is at least partly exposed from the first passivation layer; forming a second passivation layer on the first passivation layer and on the doped Group III nitride region; forming a second opening in the first and second passivation layers and exposing a portion of the doped Group III nitride region; and forming a contact in the second opening.
H01L 21/28 - Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 21/285 - Dépôt de matériaux conducteurs ou isolants pour les électrodes à partir d'un gaz ou d'une vapeur, p. ex. condensation
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/51 - Matériaux isolants associés à ces électrodes
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
80.
Devices for Controlling Trapped Ions and Methods for Manufacturing Thereof
A micro-fabricated device for controlling trapped ions includes a first ion trap module including first electrodes configured to trap ions in a zone above the first electrodes and a second ion trap module laterally arranged next to the first ion trap module and including second electrodes configured to trap ions in a zone above the second electrodes. The first ion trap module and the second ion trap module are mechanically connected. The first electrodes and the second electrodes are aligned relative to each other so as to be configured to provide a shuttling of ions between the first ion trap module and the second ion trap module along the first electrodes and the second electrodes.
A transistor device and a method for producing source regions of a transistor device are disclosed. The transistor device includes a semiconductor body with a plurality of mesa regions and a plurality of transistor cells each formed in a respective one of the mesa regions. Each transistor cell includes: a source region of a first doping type; a gate region of a second doping type complementary to the first doping type and spaced apart from the source region; a channel region of the first doping type; and a transition region different from the source region and the gate region. The transition region is arranged between the source region and the gate region and adjoins both the source region and the gate region.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
A power converter and a method are disclosed. The power converter includes a converter circuit with a first electronic switch and a first inductor connected in series with the first electronic switch; a control circuit configured to control operation of the first electronic switch and comprising a first input node; and a sense circuit. The sense circuit includes a sense resistor connected in series with the first electronic switch;
a second inductor inductively coupled with the first inductor and coupled to the first input node of the control circuit; and
a first coupling circuit coupling the sense resistor to the first input node of the control circuit. The first coupling circuit includes a first resistor coupled between the sense resistor and the first input node, and a second electronic switch connected in parallel with the first resistor. The control circuit is further configured to control operation of the second electronic switch.
H02M 1/00 - Détails d'appareils pour transformation
G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
A power module includes: a power input terminal; a power output terminal at a same side of the power module as the power input terminal; a first power stage configured to receive an input voltage from the power input terminal and output a phase current at a switch node of the first power stage, the first power stage including an inductor that includes a conductor extending through a magnetic core, the conductor having a first end which is electrically connected to the switch node and a second end opposite the first end; and a first metal clip electrically connecting the second end of the conductor to the power output terminal such that power is delivered to and from the power module at the same side of the power module. A method of producing the power module and electronic assembly that includes the power module are also described.
A method for operating a power converter arrangement, a controller for controlling operation of a power converter arrangement, and a power converter arrangement are disclosed. The method includes operating a power converter arrangement in a first operating mode. The power converter arrangement includes: a first power converter (1) comprising input nodes (a, b, c) each configured to receive a respective one of input voltages (Va, Vb, Vc) each referenced to a first ground node (n), and configured to provide first and second intermediate voltages (Vx, Vz) each referenced to a second ground node (y); and a second power converter connected between the first power converter (1) and an output (p, r) of the power converter arrangement.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
85.
MULTI-PHASE POWER SUPPLY SYSTEM AND CONTROL OF DYNAMIC LOAD
An apparatus includes a controller. The controller is operative to determine a magnitude of first output current supplied from a first power converter to a dynamic load and determine a magnitude of second output current supplied from a second power converter to power the dynamic load. The controller controls a magnitude of the first output current with respect to a magnitude of the second content output current depending on a magnitude of total output current consumed by the dynamic load.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
86.
PROTECTING A POWER INVERTER BY SENSING A PHASE NODE VOLTAGE
A monolithic half-bridge gate driver includes a phase node terminal configured to be coupled to a phase node to which a high-side transistor and a low-side transistor of a half-bridge are coupled; a diode comprising an anode and a cathode, wherein the cathode is coupled to the phase node terminal; and a comparator comprising a first input terminal coupled to the anode of the diode for receiving a measurement value indicative of a phase voltage at the phase node terminal, a second input terminal coupled to a threshold source for receiving a threshold, and an output terminal configured to output a comparison result indicating whether the measurement value satisfies the threshold. The phase node terminal is configured to be connected to a high-side supply potential by the high-side transistor, and is configured to be connected to a low-side supply potential by the low-side transistor.
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
G01R 31/26 - Test de dispositifs individuels à semi-conducteurs
H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs
H02M 7/539 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur avec commande automatique de la forme d'onde ou de la fréquence de sortie
87.
SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR COMPONENT AND METHODS
In an embodiment, a semiconductor die includes a base substrate having a first major surface, a second major surface opposing the first major surface, and a material other than a Group III nitride. A Group III nitride layer arranged on the first major surface of the base substrate includes a Group III nitride device. A first metallization structure is arranged on the Group III nitride layer and a second metallization structure is arranged on the second major surface of the base layer. The second metallization structure includes an electrically insulating inorganic layer arranged directly on the second major surface.
H01L 23/528 - Configuration de la structure d'interconnexion
H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/498 - Connexions électriques sur des substrats isolants
H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
88.
CURRENT CLAMP ON POWER DELIVERY CONTROL AND OVER CURRENT PROTECTION
An apparatus such as a clamp circuit includes a first circuit component and a second circuit component. The first circuit component may be coupled to a first circuit path. The second circuit component may be coupled to the first circuit component. The second circuit component may be configured to control operation of the first circuit component such that current received from the first circuit path passes through a combination of the first circuit component and the second circuit component to a ground reference voltage. In other words, controlled operation of the first circuit component results in sinking of the current received from the first circuit path through the first circuit component and the second circuit component to the reference voltage node such as ground. In one example, the first circuit component is controlled to sink the current through the clamp circuit when a supply voltage is below a threshold level.
H03K 17/22 - Modifications pour assurer un état initial prédéterminé quand la tension d'alimentation a été appliquée
H03K 17/081 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande
H03K 17/30 - Modifications pour fournir un seuil prédéterminé avant commutation
A micro-fabricated device for controlling trapped ions includes a first substrate having a main surface. A structured first metal layer is disposed over the main surface of the first substrate. The structured first metal layer includes electrodes configured to trap an ion at a position space above the first substrate. A first optical layer disposed beneath or over the position includes a first laser light path extending in a direction substantially parallel to the main surface of the first substrate. The first optical layer also includes one or more light processing elements configured to manipulate laser light on the first laser light path.
B82Y 10/00 - Nanotechnologie pour le traitement, le stockage ou la transmission d’informations, p. ex. calcul quantique ou logique à un électron
G06N 10/40 - Réalisations ou architectures physiques de processeurs ou de composants quantiques pour la manipulation de qubits, p. ex. couplage ou commande de qubit
90.
DYNAMIC TOTAL CURRENT CONTROL FOR A VOLTAGE REGULATOR
A multi-phase controller includes a summer circuit configured to sense a plurality of phase currents generated by a plurality of power stages and generate a summed current value representative of a total current generated by the plurality of power stages; and a current limit controller configurable in a current-limit mode or a non-current-limit mode based on the summed current value and configured to limit the total current to a predefined value during the current-limit mode. The current limit controller includes a threshold selector circuit and a mode configuration circuit. The threshold selector circuit selects a first threshold or a second threshold as a selected threshold based on a configuration signal. The mode configuration circuit monitors a duration during which a comparison result indicates that the summed current value satisfies the selected threshold, and generates the configuration signal based on whether the first duration satisfies a duration threshold.
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 1/00 - Détails d'appareils pour transformation
A vehicle system of a vehicle includes a viewing tracking system configured to monitor a driver viewing direction of a vehicle driver and generate driver viewing direction information that indicates the driver viewing direction of the vehicle driver; and an image projection system configured to receive the driver viewing direction information and project an image into the driver viewing direction of the vehicle driver based on the driver viewing direction information. An image projection direction of the image projection system at which the image is projected varies based on a change in the driver viewing direction of the vehicle driver.
B60W 50/14 - Moyens d'information du conducteur, pour l'avertir ou provoquer son intervention
B60K 35/00 - Instruments spécialement adaptés aux véhiculesAgencement d’instruments dans ou sur des véhicules
B60Q 1/04 - Agencement des dispositifs de signalisation optique ou d'éclairage, leur montage, leur support ou les circuits à cet effet les dispositifs étant principalement destinés à éclairer la route en avant du véhicule ou d'autres zones de la route ou des environs les dispositifs étant des phares
B60W 40/08 - Calcul ou estimation des paramètres de fonctionnement pour les systèmes d'aide à la conduite de véhicules routiers qui ne sont pas liés à la commande d'un sous-ensemble particulier liés aux conducteurs ou aux passagers
92.
MULTI-DEVICE SEMICONDUCTOR CHIP WITH ELECTRICAL ACCESS TO DEVICES AT EITHER SIDE
A semiconductor chip includes a semiconductor body having a main surface and a rear surface opposite the main surface, a first bond pad disposed on the main surface, a second bond pad disposed on the rear surface, a first switching device that is monolithically integrated in the semiconductor body and has a first input-output terminal that is electrically connected to the first bond pad, and a second switching device that is monolithically integrated in the semiconductor body and has a first input-output terminal that is electrically connected to the second bond pad.
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
A semiconductor package includes an input side including input pins an output side including high voltage pins, an isolation structure that galvanically isolates the input side from the output side, an input driver die mounted on the input side and electrically connected with the input pins, first and second power transistor dies mounted on the output side and each having a first load terminal electrically connected with the high voltage pins, an output driver die that is communicatively coupled to the input driver die driver die via the isolation structure and is electrically connected with gate terminals of the first and second power transistor dies, and one or more electrically conductive structures forming a direct electrical connection between load terminals of the first and second power transistor dies, wherein the output driver die is mounted on one of the one or more electrically conductive structures.
A power semiconductor device includes: a semiconductor body with a drift region of a first conductivity type; a first load terminal at a first side of the semiconductor body; a second load terminal at a second side of the semiconductor body opposite the first side, the power semiconductor device configured to conduct a load current between the load terminals; a control terminal at the first side configured to receive a control signal for controlling the load current; within an active region at least partially surrounded by an edge termination region, first trenches laterally confining mesas for conducting the load current, having control trenches electrically connected to the control terminal, and arranged in accordance with a first average pitch; and in a region laterally overlapping the control terminal, second trenches arranged in accordance with a second average pitch different from the first average pitch and electrically connected to the control terminal.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
95.
SEMICONDUCTOR DIE WITH A VERTICAL TRANSISTOR DEVICE
The disclosure relates to a semiconductor die with a semiconductor body. The semiconductor die includes a vertical transistor device having a source region and a drain region at opposite sides of the semiconductor body, the source region and the drain region being of a first doping type. The semiconductor die also includes a lateral transistor device having: a source region and a drain region at the same side of the semiconductor body; a body region laterally between the source region and the drain region; and a gate electrode. The gate electrode of the lateral transistor device is disposed in a gate trench laterally aside the body region. The lateral transistor device is disposed in a well region of a second doping type opposite to the first doping type.
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
96.
CONDITIONAL ACTIVE THERMAL CONTROL TO INCREASE POWER SEMICONDUCTOR LIFETIME AND EFFICIENCY
A gate driver system includes an active thermal control (ATC) circuit that monitors load current changes of a load current conducted by a transistor, and enables or disables an ATC of the transistor based on the load current changes. The ATC circuit is configured to evaluate load current changes that satisfy a duration threshold as qualified load current changes. The ATC circuit is configured to detect a direction and a magnitude of a qualified load current change, compare the magnitude of the qualified load current change to a threshold, and enable the ATC of the transistor if the qualified load current change has a decreasing direction and the magnitude of the qualified load current change satisfies the threshold. The ATC circuit is configured to regulate, while the ATC is enabled, a power dissipation parameter to regulate a power dissipation of the transistor.
A semiconductor die with a semiconductor body includes a transistor device having: a source region at a first side of the semiconductor body; a drain region at a second side of the semiconductor body; a trench extending from the first side into the semiconductor body and having an elongated lateral extension; a first trench electrode configured for channel creation or field shaping, having an elongated lateral extension, and disposed in the trench; and a control electrode contact contacting the first trench electrode from the first side and configured to apply an electrical potential, the control electrode contact disposed at a first lateral position. A sense electrode contact contacting the first trench electrode from the first side is configured to sense a voltage from the first trench electrode. The sense electrode contact is disposed at a second lateral position which is spaced from the first lateral position.
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
98.
SEMICONDUCTOR DEVICE WITH HIGH VOLTAGE TERMINATION
A high voltage semiconductor device includes a substrate having a background doping of a first conductivity type. The substrate includes doped shielding regions of a complementary second conductivity type formed along a first substrate surface. An insulator layer is formed on the first substrate surface. A semiconductor layer is formed on the insulator layer opposite the substrate. A first interlayer dielectric is formed on the semiconductor layer. A first metal layer including laterally separated first field plate elements is formed on first portions of the first interlayer dielectric in a high voltage termination region. A second interlayer dielectric is formed on the first metal layer and on second portions of the first interlayer dielectric between the first field plate elements.
H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
H01L 23/528 - Configuration de la structure d'interconnexion
H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
99.
GATE DRIVER AND METHOD FOR DRIVING A POWER SWITCH WITH BLANKING TIME CONTROL
A gate driver for driving a half-bridge is disclosed, which includes a low voltage control logic, a high side switch control circuit and a low side switch control circuit. The low voltage control circuit generates an internal pulsed high side control signal based on a high side control signal and a common protection function blanking control signal and a low side protection function activation signal based on a low side control signal and the common protection function blanking control signal. The high side switch control circuit includes a high side protection function circuit, which is enabled based on a first pulse of the internal pulsed high side control signal and is activated based on a second pulse of the internal high side pulsed control signal. The low side switch control includes a low side protection function circuit, which is activated based on the protection function activation signal.
H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
H03K 17/0812 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
100.
Cascode Solid-State Switch Device and Power Electronics System
A cascode solid-state switch device includes a normally-off transistor and a normally-on transistor having a source electrically connected to a drain of the normally-off transistor. A gate charge of the cascode solid-state switch device is independent of both a voltage class of the cascode solid-state switch device and a drain-to-source on-state resistance of the cascode solid-state switch device. A circuit component of the cascode solid-state switch device and a power electronics circuit that includes the cascode solid-state switch device are also described.
H03K 17/691 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie utilisant un couplage par transformateur
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
brevets
