Systems, methods, and computer program products provide for time critical packet transmission. An electronic device may include a transceiver and a processor that is configured to receive or transmit, via the transceiver, a plurality of packets having respective headers (610) conforming to a layer below a network layer, and the first header of a first packet of the plurality of packets may include a source address (625) and a hop limit field (623). The packet may be transmitted according to the layer below the network layer, thereby providing a smaller packet.
Systems and methods may perform sequential automatic test pattern generation (on parallel memory units. In one example, an array of logic gates (330-335) may output enable signals to cause multiple memory units (360, 361) to be enabled in parallel. Test pattern generation and test control logic (210) may perform forward path testing, backward path testing, and any other appropriate testing on the enabled memory units (360, 361). The systems and methods may then move on to another group of memory units, which are enabled in parallel and tested in parallel.
One example includes a circuit (104). The circuit (104) includes a transistor device (106) arranged between a first terminal and a second terminal and a transistor device controller (108) configured to control operation of the transistor device (106). The circuit (104) further includes a current limit controller (110) that includes a current limit circuit (112) configured to regulate an amplitude of operational current through the transistor device (106) between the first and second terminals during a normal operating mode, and a testing system (116) configured to conduct a calibration current provided by an automated testing equipment (ATE) device (102) through an internal test resistor (118) for the ATE device (102) to determine a resistance value of the internal test resistor (118) during a test mode to facilitate testing of the current limit circuit (112) via a test current provided by the ATE device (102) between the first and second terminals through the transistor device (106) based on the determined resistance value of the internal test resistor (118).
In described examples, an integrated circuit (IC) (1000) includes a fast Fourier transform (FFT) engine (604), a first memory (1012), a second memory (1014), a conjugate symmetric combiner (CSC) (516), and a control circuit (1004) and (1006) coupled to control them. The first and second memories (1012) and (1014) are coupled to the FFT engine (604), and the CSC (516) is coupled to the first and second memories (1012) and (1014) and the FFT engine (604). The FFT engine (604) receives and processes a first stream of samples to generate a second stream of samples. In a first phase, the FFT engine (604) provides a first portion of the second stream of samples to the first memory (1012). In a second phase, the FFT engine (604) provides a second portion of the second stream of samples to the second memory (1014), the first memory (1012) provides the first portion of the second stream of samples to the CSC (516), and the CSC (516) responsively generates a third stream of samples.
G06F 17/14 - Transformations de Fourier, de Walsh ou transformations d'espace analogues
G06F 7/48 - Méthodes ou dispositions pour effectuer des calculs en utilisant exclusivement une représentation numérique codée, p. ex. en utilisant une représentation binaire, ternaire, décimale utilisant des dispositifs n'établissant pas de contact, p. ex. tube, dispositif à l'état solideMéthodes ou dispositions pour effectuer des calculs en utilisant exclusivement une représentation numérique codée, p. ex. en utilisant une représentation binaire, ternaire, décimale utilisant des dispositifs non spécifiés
G06F 7/501 - Semi-additionneurs ou additionneurs complets, c.-à-d. cellules élémentaires d'addition pour une position
An example (500) includes; a package substrate (515) having a die pad with a device side surface and a thermal pad (509) on an opposite side surface; a thermal dissipation structure (516) mounted to the die pad and that includes a thermally conductive insulator core (421) and thermal conductors on a device side surface (527) and on a substrate mount surface (526) opposite the device side surface; a semiconductor die (405) mounted to the device side surface of the thermal dissipation structure; electrical connections (520) formed between leads (519) on the package substrate and bond pads on the semiconductor die; and mold compound (523) covering the electrical connections, the semiconductor die, and portions of the package substrate, portions of the leads of the package substrate forming terminals (511), and the thermal pad (509) exposed from the mold compound and forming a thermal pad for a semiconductor device package (500).
H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement
H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
H01L 23/367 - Refroidissement facilité par la forme du dispositif
H01L 23/498 - Connexions électriques sur des substrats isolants
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
Methods and apparatus for optical filtering. In one example, a device includes a spatial light modulator (102) having a two-dimensional array of square, rectangular, or diamond pixels, and a controller (110) coupled to the spatial light modulator (102). The controller (110) can be configured to write image data (114) representing an image to the spatial light modulator (102) to control the spatial light modulator (102) to display the image for a frame period, and during the frame period, spatially reposition the image on the array of pixels over a plurality of positions, each individual position of the plurality of positions being maintained for a respective time period, wherein the respective time period is selected according to one or more non-negative coefficients of an anti-aliasing filter transfer function (402).
G09G 5/36 - Dispositions ou circuits de commande de l'affichage communs à l'affichage utilisant des tubes à rayons cathodiques et à l'affichage utilisant d'autres moyens de visualisation caractérisés par l'affichage de dessins graphiques individuels en utilisant une mémoire à mappage binaire
G09G 3/00 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
G09G 3/20 - Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques pour la présentation d'un ensemble de plusieurs caractères, p. ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
G09G 5/391 - Circuits pour modifier la résolution, p. ex. des formats variables de l'écran
H04N 9/31 - Dispositifs de projection pour la présentation d'images en couleurs
7.
FAULT DETECTION FRONT END ARCHITECTURE IN RESOLVER
In some examples, a method (400) includes applying a bias voltage to a resolver system (402). The method also includes receiving a sensed signal, the sensed signal varying in value based on a position of a rotary element (404). The method also includes attenuating the sensed signal to form an attenuated signal (406). The method also includes performing fault detection on the attenuated signal to detect faults in the resolver system (408). The method also includes processing the attenuated signal to determine the position of the rotary element (410).
G01R 31/28 - Test de circuits électroniques, p. ex. à l'aide d'un traceur de signaux
G01R 1/04 - BoîtiersOrganes de supportAgencements des bornes
G01R 19/25 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe utilisant une méthode de mesure numérique
G01R 15/18 - Adaptations fournissant une isolation en tension ou en courant, p. ex. adaptations pour les réseaux à haute tension ou à courant fort utilisant des dispositifs inductifs, p. ex. des transformateurs
G01D 5/244 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant les caractéristiques d'impulsionsMoyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques produisant des impulsions ou des trains d'impulsions
G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile
An apparatus (150) includes a circuit (202) including a circuit input (151), a circuit output (152), and a circuit terminal (233). A current mirror (210) has a mirror input (211) and a mirror output (212). The mirror input (211) is coupled to the circuit terminal (233). A logic gate (228) has a logic gate input (226) coupled to the mirror output (212). A resistor (R1) is coupled between the mirror output (212) and a supply reference terminal (106). A transistor (MO) has a control input and a current terminal. The control input is coupled to the circuit input (151). The current terminal is coupled to the circuit output (152).
H03K 17/22 - Modifications pour assurer un état initial prédéterminé quand la tension d'alimentation a été appliquée
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
H03K 17/06 - Modifications pour assurer un état complètement conducteur
Fault detection circuits and methods. An example of a fault detection circuit (300) includes a comparator (202) configured to compare a voltage at a voltage terminal with a reference voltage (Vref), a digital logic circuit (204) coupled to a test terminal (SW) and configured to receive, responsive to the voltage at the voltage terminal being less than the reference voltage as indicated by the comparator (202), a test signal, the digital logic circuit (204) including at least one digital logic gate (312), and an edge detection circuit (310) configured to (a) monitor a signal produced at an output of the at least one digital logic gate (312), and (b) based on the signal failing to transgress a threshold within a time period, providing a fault signal indicating detection of a fault at the test terminal (SW).
G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée
G01R 19/175 - Indications des instants de passage du courant ou de la tension par une valeur déterminée, p. ex. de passage par zéro
A power supply system may include multiple DC-to-DC (direct current) voltage regulators (202 and 204) coupled in parallel to a load (208), and control circuitry (206) to control the parallel-operating regulators. The control circuitry may include a first share control circuit (280), a second share control circuit (282), and a voltage regulation circuit (284). The first and second share control circuits may operate together with the voltage regulation circuit to control, respectively, the parallel¬ operating regulators to regulate a common output voltage. Additionally, first and second share control circuits may operate together with the voltage regulation circuit to control respective share of the load current by the parallel-operating regulators.
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/00 - Détails d'appareils pour transformation
G06F 1/32 - Moyens destinés à économiser de l'énergie
11.
COMPARATOR WITH NOISE CANCELLATION FOR SWITCHING POWER CONVERTERS
Comparator circuitry (200) for power converters. In an example, a circuit includes a comparator (204) having a first comparator input, a second comparator input, and a comparator output, the comparator coupled to a supply terminal (216). The circuit further includes a first transistor (302) coupled between a boot terminal (120) and the first comparator input and having a control terminal coupled to a switching terminal (104), and a second transistor (304) coupled between the boot terminal (120) and the second comparator input and having a control terminal coupled to the switching terminal (104). Also, a third transistor (316) is coupled between the supply terminal (216) and the second comparator input, and a voltage reference generator (324) is coupled to the supply terminal (216) and to a control terminal of the third transistor (316).
An apparatus includes a charge transfer circuit (202), a control circuit, and a processing circuit (110). The charge transfer circuit (202) has a first terminal, a second terminal, a third terminal, and a control input. The control circuit has a control output coupled to the control input. The processing circuit (110) has a first input, a second input, and an output. The processing circuit (110) is configured to receive a first signal at the first input and receive a second signal at the second input. The first signal represents a current through the charge transfer circuit. The second signal represents at least one of a first voltage between the first and second terminals or a second voltage between the second and third terminals. The processing circuit (110) is also configured to provide a third signal based on the first and second signals at the output.
A circuit (100) includes a resonator (104), a transistor pair (102), and a common-mode feedback circuit (106). The transistor pair (102) is cross-coupled across the resonator (104). The common-mode feedback circuit (106) is coupled to the transistor pair (102). The common-mode feedback circuit (106) includes first and second degeneration cells (132, 134). The second degeneration cell (134) is connected in parallel with the first degeneration cell (132). The second degeneration cell (134) is configured to switchably vary a current flow through the transistor pair (102).
H03B 5/36 - Production d'oscillation au moyen d'un amplificateur comportant un circuit de réaction entre sa sortie et son entrée l'élément déterminant la fréquence étant un résonateur électromécanique un résonateur piézo-électrique l'élément actif de l'amplificateur comportant un dispositif semi-conducteur
H03B 5/06 - Modifications du générateur pour assurer l'amorçage des oscillations
H03B 5/12 - Éléments déterminant la fréquence comportant des inductances ou des capacités localisées l'élément actif de l'amplificateur étant un dispositif à semi-conducteurs
14.
BALL MOUNTING APPARATUS WITH BALL ATTACH VOLUME CONTROL
An integrated circuit (IC) solder ball mounting apparatus (200A) comprises a ball storage unit (204) for storing solder balls, a ball buffer unit (262) configured to receive the solder balls from the ball storage unit (204) in response to one or more pressure-actuated actions, and a gate valve (260) configured to allow the solder balls to transfer to a ball mounting brush (122) configured to place the solder balls onto area array contact structures (130) formed on a wafer (124) containing the integrated circuit.
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
Disclosed herein are improvements to instructions and associated hardware for performing neural network operations. In an embodiment, a processing device includes instruction fetch circuitry (101), decoder (103), and neural network operation circuitry (113). Instruction fetch circuitry (101) is configured to fetch instruction (105) from memory that specifies an operation and a set of values that enable sub-circuits of neural network operation circuity (113) for use with one or more of the operations of the group of operations and provide instruction (105) to decoder (103). Decoder (103) is configured to cause neural network operation circuitry (113) to perform, based on the operation, a convolution operation using a first sub-circuit of neural network operation circuitry (113) and a first subset of the set of values or a batch normalization operation using a second sub-circuit of neural network operation circuitry (113) and a second subset of the set of values.
G06N 3/063 - Réalisation physique, c.-à-d. mise en œuvre matérielle de réseaux neuronaux, de neurones ou de parties de neurone utilisant des moyens électroniques
G06F 9/30 - Dispositions pour exécuter des instructions machines, p. ex. décodage d'instructions
16.
BANDWIDTH TUNING USING SINGLE-INPUT MULTIPLE-OUTPUT LOW-NOISE AMPLIFIER
Embodiments disclosed herein relate to impedance matching for outputting wide-band signals in radio frequency applications. In an example, a circuit including a low-noise amplifier (ENA) sub-circuit (115) and a tuning sub-circuit (130) is provided. The ENA sub-circuit (115) is configured to couple to an antenna (101) and includes a transistor (118) that includes a gate, a source, and a drain, a first inductor (116) that includes a first terminal configured to couple to the antenna (101) and includes a second terminal, a second inductor (117) that includes a first terminal coupled to the first terminal of the first inductor (116) and includes a second terminal coupled to the gate of the transistor (118), and a third inductor (119) that includes a first terminal coupled to the source of the transistor (118) and includes a second terminal. The tuning sub-circuit (130) is coupled to the source of the transistor (118).
H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
H03F 3/193 - Amplificateurs à haute fréquence, p. ex. amplificateurs radiofréquence comportant uniquement des dispositifs à semi-conducteurs comportant des dispositifs à effet de champ
H03F 3/24 - Amplificateurs de puissance, p. ex. amplificateurs de classe B, amplificateur de classe C d'étages transmetteurs de sortie
Example packaged integrated circuit (IC) sensors (5000) comprise a semiconductor substrate (5200); a back end of line (BEOL) structure (5202) on the semiconductor substrate, the BEOL structure including multiple microfluidic channels (5212, 5214, 5216, 5218), each microfluidic channel including a flow control device (5219, 5221, 5223, 5225) configured to selectively permit and restrict flow of fluids; multiple fluid sensors including first and second fluid sensors (5226, 5230) in the BEOL structure; a main reaction reservoir (5204) on the BEOL structure configured to store a reagent (5220), in which the reagent is operable to replicate a nucleic strand in a biological sample to cause a pH change, and the first fluid sensor is exposed in the main reaction reservoir; an auxiliary reservoir (5210) on the BEOL structure and coupled to the main reaction reservoir via a microfluid channel (5216, 5218) of the multiple microfluidic channels, in which the second fluid sensor is exposed in the auxiliary reaction reservoir; and a controller coupled to the first and second fluid sensors.
G01N 33/483 - Analyse physique de matériau biologique
H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
H01L 23/50 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes pour des dispositifs à circuit intégré
Described embodiments include a power driver circuit (300) having a first transistor (308) coupled between an input voltage terminal (VIN) and an intermediate terminal (328), and having a first control terminal. A second transistor (318) is coupled between the intermediate terminal (328) and a switching terminal (SW), and has a second control terminal coupled to an output of a gate drive circuit (316). A first diode (302) has a first anode coupled to the input voltage terminal, and a first cathode coupled to the first control terminal through a resistor (304). A first voltage clamp circuit (310) is coupled between the first control terminal and the intermediate terminal (328). A second voltage clamp circuit (312) is coupled between the first control terminal and the switching terminal. A second diode (314) is coupled between the first control terminal and a voltage supply terminal (VDD).
H03K 17/10 - Modifications pour augmenter la tension commutée maximale admissible
H03K 17/0814 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de sortie
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
In an embodiment, a method includes receiving a logical address from a primary device (105) and determining an address header based on the logical address. The method also includes determining an offset value based on the address header and applying the offset value to a first portion of the logical address to create an offset address portion. The method further includes generating a physical address that includes the address header and the offset address portion and accessing a physical resource (120) using the physical address.
A back side exposed semiconductor die package (100) with a plurality of leads (146) around a perimeter of the semiconductor die package (100), a semiconductor die (104) electrically coupled to a plurality of the leads (146), a plurality of mold compound flash suppression trenches (120) on the back side (114) of the semiconductor die (104) and a back side mold compound free zone (110) are described. The plurality of mold compound flash suppression trenches (120) on the back side (114) of the semiconductor die (104) act as a reservoir to prevent mold compound (150) from encroaching on the mold compound free zone (110) on the back side (104) of the semiconductor die (104). After formation of the semiconductor die package (100) on the lead frame, individual semiconductor die (104) are singulated, and components such as a head sink (168) may subsequently be attached to the mold compound free zone (110) of the semiconductor die (104).
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
A circuit (130) includes a microcontroller (140) having a first terminal (142) and a second terminal (144). The microcontroller (140) is configured to: receive a signal (current/voltages) associated with operation of a power converter at the first terminal (142); adjust a switch control signal (SWITCH_CSs) at the second terminal 144 responsive to the signal; measure a frequency of the switch control signal; compare the measured frequency responsive to at least one envelope of a set of envelopes (346, 348) to obtain monitoring results; and perform control operations responsive to the monitoring results.
H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
Embodiments disclosed herein relate to synchronizing signals across multiple independent clock domains. In an example, a synchronizer flip-flop circuit is provided. Synchronizer flip-flop circuit (100) includes a first latch sub-circuit (112) coupled to receive input data (101) and a second latch sub-circuit (117) coupled to the first latch sub-circuit (112). The first latch subcircuit (112) includes a first group of inverters, a first diode-connected transistor (113) coupled in parallel to each inverter of the first group of inverters and configured to provide a first bias voltage to each inverter of the first group of inverters, and a second diode-connected transistor (114) coupled in parallel to each inverter of the first group of inverters and configured to provide a second bias voltage to each inverter of the first group of inverters.
An integrated circuit (IC) (400) including Flash memory and CMOS logic circuitry and a method of fabrication thereof is disclosed. The IC (400) comprises a substrate including a first region (403 A/C) and a second region (403B), where a Flash memory cell gate stack (485-1) is formed in the first region (403 A/C), a first transistor (491 ) is formed in the first region (403 A/C) and operable at a first voltage level, the first transistor (491) including a gate (489) formed over a first gate oxide layer (486) exclusive of nitridation, and one or more sets of second transistors (471A/B) are formed in the second region (403B), each set (471A/B) operable at a corresponding second voltage level different than the first voltage level and including a corresponding second gate oxide layer (450) having nitridation.
H10B 41/43 - Fabrication simultanée de périphérie et de cellules de mémoire ne comprenant qu’un type de transistor de périphérie
H10B 41/30 - Dispositifs de mémoire morte reprogrammable électriquement [EEPROM] comprenant des grilles flottantes caractérisés par la région noyau de mémoire
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/788 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée à grille flottante
H01L 29/66 - Types de dispositifs semi-conducteurs
24.
INTEGRATED CIRCUIT WITH INDUCTOR IN MAGNETIC PACKAGE
A packaged integrated circuit (IC) (100) includes a package substrate (316), an electronic device (104) on the package substrate (316), and metal interconnects (301-305) coupled between the electronic device (104) and the package substrate (316). The packaged IC (100) also includes an insulation material (150) on the package substrate (316) and encapsulating the electronic device (104). The insulation material (104) surrounds the metal interconnects (301-305). An inductor (108) is over the electronic device (104) and is coupled to the package substrate (316). A magnetic material (160) is on the insulation material (150) and encapsulates the inductor (108). The magnetic material (160) is different from the insulation material (150).
H01F 17/04 - Inductances fixes du type pour signaux avec noyau magnétique
H01F 27/40 - Association structurelle de composants électriques incorporés, p. ex. fusibles
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
An opto-emulator transmitter (102A) includes: a current controller (222); an oscillator circuit (238); and receiver replica circuitry (258). The current controller (222) has a first terminal (224), a second terminal (228), and a third terminal (230). The oscillator circuit (238) has a first terminal (240), a second terminal (242), and a third terminal (244). The first terminal (240) of the oscillator circuit (238) is coupled to the second terminal (228) of the current controller (222). The receiver replica circuitry (258) has a first terminal (260), a second terminal (262), and a third terminal (264). The first terminal (260) of the receiver replica circuitry (258) is coupled to the second terminal (242) of the oscillator circuit (238). The second terminal (262) of the receiver replica circuitry (258) is coupled to the third terminal (244) of the oscillator circuit (238). The third terminal (264) of the receiver replica circuitry (258) is coupled to the third terminal (230) of the current controller (222).
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
H03K 17/689 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ avec une isolation galvanique entre le circuit de commande et le circuit de sortie
26.
NODE RESYNCHRONIZATION MECHANISM FOR WIRELESS BATTERY MANAGEMENT SYSTEM
In an example, a method includes receiving, in a first super frame (502B), a first downlink (522B) on a first channel from a wireless master node (504) at a wireless device (506.5) in a WBMS, where the first downlink (522B) indicates a second channel assigned to the wireless device (506.5). The method includes transmitting, in the first super frame (502B), a synchronization frame (530) from the wireless device (506.5) to an unsynchronized wireless device (506.3) on the second channel, where the synchronization frame (530) indicates a third channel. The method also includes receiving, in the first super frame (502B), the synchronization frame (530) at the unsynchronized wireless device (506.3) on the second channel. The method includes transmitting, on the third channel in a second super frame after the first super frame (502B), an uplink from the unsynchronized wireless device (506.3) to the wireless master node (504).
In some examples, a battery management system (BMS) (200) includes a set of battery cells (208) and a secondary network node (206) coupled to the set of battery cells. The secondary network node is configured to, responsive to determination by the secondary network node of an exception event, wirelessly transmit a series of periodically repeating reverse wake up data frames to a primary network node (102). The secondary network node is also configured to, responsive to receipt of a synchronization frame from the primary network node after transmitting the series of reverse wake up data frames, transmit an uplink data frame to the primary network node.
B60L 53/20 - Procédés de chargement de batteries spécialement adaptées aux véhicules électriquesStations de charge ou équipements de charge embarqués pour ces batteriesÉchange d'éléments d’emmagasinage d'énergie dans les véhicules électriques caractérisés par des convertisseurs situés dans le véhicule
A driver (140) includes a current generator (202) having an input and first and second outputs. The current generator (202) generates a first current at the first output while a signal at the input is at a first logic state and generates a second current at the second output while the signal at the input is at a second logic state. A comparator (220) has a first comparator input, a second comparator input, and a first comparator output, and a second comparator output. The first comparator input is coupled to the first output, and the second comparator input is coupled to the second output. A latch (241) has a first latch input, a second latch input, and a latch output. The first latch input is coupled to the first comparator output, and the second latch input is coupled to the second comparator output. A gate control circuit (151) has an input coupled to the latch output.
H03K 17/687 - Commutation ou ouverture de porte électronique, c.-à-d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
29.
METHODS, SYSTEMS, AND APPARATUS FOR COUPLING POWER AMPLIFIER INPUT SIGNALS
Methods, systems, and apparatus are disclosed for coupling a power amplifier input signal. An example system a first amplifier (204) including a signal input (234a, 234b), feedback input (246), and a differential output that includes a first output (236a) and a second output (236b), a first resistor (218a) including a first resistor terminal and a second resistor terminal, wherein the first resistor terminal is coupled to the first output (236a), a second resistor (218b) including a third resistor terminal and a fourth resistor terminal, wherein the third resistor terminal is coupled to the second resistor terminal at an output common mode node (242) and the fourth resistor terminal coupled to the second output (236b), and a second amplifier (208) including a first input (242) and a third output (240), wherein the first input (242) is coupled to the second resistor terminal and third resistor terminal, and the third output (240) is coupled to the feedback input (246) of the first amplifier (204).
H03F 1/02 - Modifications des amplificateurs pour augmenter leur rendement, p. ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire
H03F 3/195 - Amplificateurs à haute fréquence, p. ex. amplificateurs radiofréquence comportant uniquement des dispositifs à semi-conducteurs dans des circuits intégrés
H02M 1/00 - Détails d'appareils pour transformation
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
An example apparatus (300) includes: switch control circuitry (306); and mode control circuitry (104) configured to: in response to a determination that the switch control circuitry (306) is to be operated in a fixed frequency mode, signal a switch control circuitry transition to the switch control circuitry (306) configured to transition the switch control circuitry (306) to an on-time control mode to transmit an on-time control pulse signal to a switch (112); and in response to the switch control circuity transition to the on-time control mode, signal the switch control circuitry (306) configured to transmit a fixed frequency mode clock signal to the switch (112).
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
H02M 1/00 - Détails d'appareils pour transformation
An electronic device (100) includes a leadframe (102) having a die pad (104), inner leads (106), and outer leads (108). A die (110) is attached to the die pad (104), where the die (110) includes an active side (116). Lead locks (120) are disposed adjacent to the inner leads (106). The lead locks (120) include a side support (130) disposed on each side of the inner leads (106) and an opening defined between each side support (130) and the inner leads (106). Wire bonds (114) are attached from the active side (116) of the die (110) to the inner leads (106) and a mold compound (118) is formed to encapsulate the die (110), the inner leads (106), the lead locks (120), and the wire bonds (114).
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
33.
METHODS AND APPARATUS TO DETERMINE COMMUNICATION SCHEDULES FOR WIRELESS BATTERY SYSTEMS
An example apparatus (102) includes: interface circuitry (214); and programmable circuitry configured to: transmit a first schedule (216) to a set of battery modules (204A - 204H), the first schedule to assign transmission slots to one or more of the set of batten modules (204A - 204H) for a first communication period; create a second schedule (216) different from the first schedule; and transmit the second schedule to the set of battery modules (204A - 204H), the second schedule to assign transmission slots to one or more of the set of batten- modules (204A and 204C - 204H) for a second communication period.
An integrated circuit (IC) (400) including Flash memory and CMOS logic circuitry and a method of fabrication thereof is disclosed. The IC (400) comprises a substrate (402) including a recessed area (407) of a first region (403 A), a Flash memory cell gate stack (485-1) formed in the recessed area (407), a wordline (WL) transistor formed in the recessed area (407) and coupled with the Flash memory cell gate stack (485-1), the WL transistor including a WL gate (444-1) formed over a first gate oxide layer (437) exclusive of nitridation, and a transistor (471 A/B) formed in a second area (403B) of the substrate (402) separate from the recessed area (407), the transistor (471A/B) forming at least a portion of logic circuitry of the IC (400) and including a second gate oxide layer (450) having nitridation.
H10B 41/35 - Dispositifs de mémoire morte reprogrammable électriquement [EEPROM] comprenant des grilles flottantes caractérisés par la région noyau de mémoire avec un transistor de sélection de cellules, p. ex. NON-ET
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H10B 41/43 - Fabrication simultanée de périphérie et de cellules de mémoire ne comprenant qu’un type de transistor de périphérie
H01L 29/66 - Types de dispositifs semi-conducteurs
35.
SEMICONDUCTOR DEVICE WITH A HIGH K FIELD RELIEF DIELECTRIC STRUCTURE
Semiconductor devices including a high-k field relief dielectric structure (122) are described. The microelectronic device (100) comprises a substrate (103) including a body region (108) and a drain drift region (145) on the substrate (103), a gate dielectric layer (152) extending over the body region (108) and the drift region (145), a field relief trench (115) is formed by removal of a silicon dioxide layer from a LOCOS silicon region, a high- k field relief dielectric structure (122) laterally abutting the gate dielectric layer (152) at a location in the drift region (145), and a gate electrode (158) on the gate dielectric layer (152) and the field relief dielectric layer. A field relief trench (115) formed in a trench left after removal of silicon dioxide in a LOCOS region provides improved trench depth uniformity.
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
A microelectronic device (100) includes a copper structure (106) over an electronic component (104). The copper structure (106) includes copper having an average grain size greater than 1 micron. The copper structure (106) has a corrosion barrier (114), which includes primarily cuprous oxide, directly on the copper. The corrosion barrier (114) is exposed at an exterior surface (116). The microelectronic device (100) is formed by plating copper over a substrate (102) of the microelectronic device (100). The copper structure (106) with the corrosion barrier (114) is annealed at a temperature of 125 °C to 200 °C in a non-reducing ambient.
The present disclosure describes a semiconductor device having a doped region underlying a gate layer and in a barrier layer. In an example, a semiconductor device (100) includes a channel layer (106), a barrier layer (108), and a gate layer (120). The channel layer (106) is over a semiconductor substrate (102), and the barrier layer (108) is over the channel layer (106). The gate layer (120) is over the barrier layer (108), and the gate layer (120) is doped with a dopant. A first region (120) in the barrier layer (108) overlies a channel region (C) in the channel layer (106) and underlies the gate layer (120). The first region (120) has a first concentration of the dopant. A second region (Al) in the barrier layer (108) is laterally disposed from the first region (120) and has a concentration of the dopant that is less than the first concentration.
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 29/36 - Corps semi-conducteurs caractérisés par la concentration ou la distribution des impuretés
38.
STORING AND RETRIEVING ACCESS CONTROL RULES IN AN SOC
In an example, a system includes an SRAM (102) configured to store a plurality of access control rules (310), where each rule (310) is stored in a separate row. The SRAM (102) is configured to store a plurality of context entries (306), where each context entry (306) is stored in a separate row. The system includes a controller configured to receive a request for an access control rule (310) for a memory location from a first context. The controller is configured to search one or more access control rules (310) for the first context, where access control rules (310) for the first context are stored in a binary tree format. The controller is configured to, responsive to finding the access control rule (310) for the memory location, return the access control rule (310) to the first context. The controller is configured to, responsive to not finding the access control rule (310), return a null notification to the first context.
G06F 12/1027 - Traduction d'adresses utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p. ex. un répertoire de pages actives [TLB]
G06F 12/1036 - Traduction d'adresses utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p. ex. un répertoire de pages actives [TLB] pour espaces adresse virtuels multiples, p. ex. segmentation
39.
SHORT-CIRCUIT PROTECTION HAVING WIDE COMMON MODE VOLTAGE
An apparatus (100) includes a first comparator (120) having first and second inputs, a first control input, an output, and a supply voltage terminal. A second comparator (130) has first and second inputs, a second control input, and an output. The second comparator's first input is coupled to the first input of the first comparator (120). The second comparator's second input is coupled to the first comparator's second input. A switchover logic circuit (140) has an input, a first output, a second output, and a third output. The input of the switchover logic circuit (140) is coupled to the first inputs of the first and second comparators (120, 130). The first output of the switchover logic circuit (140) is coupled to the supply voltage terminal of the first comparator (120). The second output of the switchover logic circuit (140) is coupled to the first control input. The third output of the switchover logic circuit (140) is coupled to the second control input.
G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe
H02H 1/00 - Détails de circuits de protection de sécurité
H02H 3/08 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à une surcharge
40.
ESTIMATING AND COMPENSATING FOR CRYSTAL OSCILLATOR DIFFERENCES IN A MULTI-CRYSTAL-OSCILLATOR RADAR
In some examples, a method (300) includes receiving, at a first device, a radar signal transmitted by a second device at a transmission frequency offset from a local oscillator (LO) frequency of the first device by a target offset and reflected off a target (304). The method also includes determining an intermediate frequency (IF) of the radar signal based on the transmission frequency and the LO frequency (306). The method also includes determining a parts per million (ppm) offset between the first device and the second device based on the intermediate frequency and the target offset
G01S 13/34 - Systèmes pour mesurer la distance uniquement utilisant la transmission d'ondes continues, soit modulées en amplitude, en fréquence ou en phase, soit non modulées utilisant la transmission d'ondes continues modulées en fréquence, tout en faisant un hétérodynage du signal reçu, ou d’un signal dérivé, avec un signal généré localement, associé au signal transmis simultanément
G01S 13/58 - Systèmes de détermination de la vitesse ou de la trajectoireSystèmes de détermination du sens d'un mouvement
H03D 3/00 - Démodulation d'oscillations modulées en angle
G01S 13/93 - Radar ou systèmes analogues, spécialement adaptés pour des applications spécifiques pour prévenir les collisions
In some examples, an integrated circuit (IC) is configured to detect, by the IC, a presence of liquid in an electrical connector (402). The IC is also configured to, responsive to the presence of liquid in the electrical connector, remove a bias voltage from at least some conductors of the electrical connector (404). The IC is also configured to monitor a bus voltage of the electrical connector (406). The IC is also configured to, based on a value of the bus voltage determined via the monitoring, perform a mitigation action responsive to the presence of liquid in the electrical connector (408/410).
A circuit (100) for a phase-locked loop is described herein. The circuit (100) includes a phase frequency detector (102) configured to determine a phase error, a loop filter (106) coupled to the phase frequency detector (102) and configured to provide a clock control signal based on the phase error, and a controller (116) coupled to the phase frequency detector (102) and to the loop filter (106). The controller (116) is configured to receive the phase error, detect a behavior of the phase error, and, responsive to the behavior of the phase error, perform a response that includes causing the phase frequency detector (102) to adjust the phase error and causing the loop filter (106) to adjust the clock control signal. Thus, the circuit (100) may reduce settling time, overshoot, and/or undershoot in an output clock generated based on the clock control signal.
H03L 7/085 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie
H03L 7/093 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
H03L 7/107 - Détails de la boucle verrouillée en phase pour assurer la synchronisation initiale ou pour élargir le domaine d'accrochage utilisant une fonction de transfert variable pour la boucle, p. ex. un filtre passe-bas ayant une largeur de bande variable
43.
METHODS AND APPARATUS TO PREVENT A FALSE DISCONNECTION IN UNIVERSAL SERIAL BUS DEVICES
Methods, apparatus, systems, and articles of manufacture are described to prevent a false disconnection in universal serial bus devices. An example apparatus includes a comparator (200, 202) including a first input terminal, a second input terminal, and an output terminal, the first input terminal coupled to a first connectional terminal (222), the second input terminal coupled to a second connection terminal (224); filter circuitry (208, 210) including an input terminal and an output terminal, the input terminal coupled to the output terminal of the comparator (200, 202); a switch (212, 214) including a control terminal, a first current terminal, and a second current terminal, the control terminal coupled to the output terminal of the filter circuitry (208, 210); and a current source (215, 217) including a first terminal and a second terminal, the first terminal coupled to at least one of the first connection terminal (222) or the second connection terminal (224), the second terminal coupled to the first cunent terminal of the switch (212, 214).
Various embodiments include systems and methods to provide deterministic execution times for computer processors. In one example, a hardware module (220) may include hardware logic (240), which is configured to track a value stored in a counter (222). The hardware module may detect a read or write access request from a processor (210), determine whether the value stored in the counter has reached a specified value, and then stall the processor using a hardware signal on a bus (235) in response thereto. Once the counter reaches the specified value, the hardware logic may then un-stall the processor using the hardware signal.
In described examples, a circuit device includes a memory (206) having a set of memory ranges and a processor device (202) coupled to the memory (206). The processor device (202) is configured to fetch programmable instructions from the memory (206), and configured to determine memory access and execution permissions for the programmable instructions. Permissions are determined responsive to a set of a set of access protection registers (APRs) (102) and a set of LINKs. The APRs (102) each specify permissions for a respective associated memory range. The LINKs are each associated with a respective subset of the APRs (102). Each of the APRs (102) specifies access protection responsive to each LINK. Each of the programmable instructions corresponds to the APR (102) (source APR 102) associated with a memory range in which the programmable instruction is stored, and corresponds to the LINK (source LINK) associated with the respective source APR (102).
Methods, apparatus, systems, and articles of manufacture are disclosed corresponding to a voltage regulator. An example circuit includes an output terminal; a first transistor (108, 120) including a current terminal and a control terminal coupled to an output terminal; a second transistor (500, 506) including a control terminal and a current terminal coupled to the control terminal of the first transistor (108, 120); a third transistor including a first current terminal and a second cunent terminal, the first current terminal of the third transistor coupled to the output terminal; current mirror circuitry including a terminal coupled to the second current terminal of the third transistor; and inverter circuitry including an input terminal and an output terminal, the input terminal coupled to the terminal of the current mirror and the second cunent terminal of the third transistor, the output terminal coupled to the control terminal of the second transistor (500, 506).
G05F 1/59 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de réglage final pour une charge unique
Semiconductor devices including a nitrogen doped field relief dielectric layer (130) are described. The microelectronic device (100) comprises a substrate (103) including a body region (108) having a first conductivity type and a drain drift region (138) having a second conductivity type opposite the first conductivity type; a gate dielectric layer (150) on the substrate (103), the gate dielectric layer (150) extending over the body region, (108) the drain drift region, (138) and a nitrogen doped field relief dielectric layer (130) on the drain drift region (138).
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
In an example, a system includes an electronic device (102). The electronic device (102) includes a transceiver (114A) and a processor (108A). The processor (108A) is configured to set a primary anchor point for a first connection event. The processor (108A) is also configured to set a virtual anchor point for a sub-connection event for a second wireless device (104), where the sub-connection event occurs during the first connection event.
H04W 4/80 - Services utilisant la communication de courte portée, p. ex. la communication en champ proche, l'identification par radiofréquence ou la communication à faible consommation d’énergie
49.
PULSE FREQUENCY MODULATION (PFM) MODE FOR A MULTIPHASE CONVERTER
A circuit (100) includes a plurality of control logic circuits (108a-108n), each of the control logic circuits configured to provide respective pulses at different time periods. The circuit (100) further includes a timer circuit (116) configured to provide a timer signal to each of the control logic circuits (108a-108n) based on an output voltage, wherein the timer signal determines a frequency of the respective pulses. Furthermore, the circuit (100) includes a rotator circuit (128) configured to provide a plurality of rotator signals to the control logic circuits (108a-108n), respectively, wherein each control logic circuit is configured to determine a time period of the different time periods during which to generate the respective pulses based on the respective rotator signal.
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
In an example, a method includes receiving, in a super frame (402A), a first downlink (406A) on a first channel from a wireless master node (302) at a wireless head node (306.1) in a WBMS, where the wireless head node (306.1) is a head node for a sub-cluster of one or more wireless devices (308). The method includes transmitting, in the super frame (402A), a second downlink (408) on a second channel from the wireless head node (306.1 ) to each of the one or more wireless devices (308). The method includes receiving, in the super frame (402A), an uplink (420) from each of the one or more wireless devices (308) at the wireless head node (306.1) on the second channel. The method includes transmitting, in the super frame (402A), an aggregated uplink (424) from the wireless head node (306.1) to the wireless master node (302) on the first channel, where the aggregated uplink (424) includes data from each of the one or more wireless devices (308).
An example apparatus includes: analog-to-digital converter (ADC) circuitry (1105. 1110) having an output terminal; beamforming circuitry (1115) including: delay circuitry having a first input terminal, a second input terminal, and an output terminal, the first input terminal of the delay circuitry coupled to the output terminal of the ADC circuitry; amplifier circuitry (1165, 1180) having an input terminal and an output terminal, the input terminal of the amplifier circuitry coupled to the output terminal of the delay circuitry; and summation circuitry (1150) having an input terminal coupled to the output terminal of the amplifier circuitry: beamforming control circuitry (1120, 1204) coupled to the second input terminal of the delay circuitry, the beamforming control circuitry configured to calculate a delay value based on a piecewise delay profile.
An example apparatus includes programmable circuitry (108) configured to: determine a first output voltage from a first ADC (208A) responsive to the first ADC (208A) and a second ADC (208B) both receiving a first input voltage; determine a first output voltage from a second ADC (208B) responsive to the first ADC (208A) and a second ADC (208B) both receiving the first input voltage; determine a second output voltage from the first ADC (208A) responsive to the first ADC (208A) receiving a second input voltage and the second ADC (208B) receiving the first input voltage; and determine an error value for the first ADC (208A) based on: (a) a difference between the first output voltage from the first ADC( 208A) and the first output voltage from the second ADC (2O8B), and (b) a difference between the first output voltage from the first ADC (208A) and the second output voltage from the first ADC (208A).
Systems, apparatus, articles of manufacture, and methods to animate a splash screen are disclosed. An example apparatus includes a display controller (250); communication circuitry coupled to the display controller (250), memory controller circuitry configured to couple to a first memory (210) and a second memory (220), and programmable circuitry coupled to the communication circuitry and the memory controller circuitry and configured to: receive an indication from the display controller (250) to load a frame, in response to the indication from the display controller (250), cause the memory controller circuitry to copy the frame from the first memory (210) to the second memory (220), update a frame pointer used by the display controller (250) to reference the frame, and cause the display controller (250) to output the frame to a display circuit (110).
A circuit includes an amplifier, a pre-driver circuit, and an output circuit (206). The amplifier has a first input, a second input, and an output. The pre-driver circuit has an input coupled to the output of the amplifier, a first output, a second output, and a third output coupled to the second input of the amplifier. The output circuit (206) includes a first transistor (228) and a second transistor (230). The first transistor (228) has a control terminal coupled to the first output of the pre-driver circuit; a first terminal, and a second terminal coupled to the third output of the pre-driver circuit. The second transistor (230) has a control terminal coupled to the second output of the pre-driver circuit, a first terminal coupled to the second terminal of the first transistor (228), and a second terminal coupled to a reference terminal.
An example method (100) includes forming a cavity in a multi-layer substrate of a leadframe (102). The cavity extends from a first substrate surface of the leadframe into the multi-layer substrate to define a cavity floor spaced from the first substrate surface by a cavity sidewall, and at least one conductive terminal is on the cavity floor. The method also includes placing an inductor module in the cavity (104), in which the inductor module includes a conductor embedded within a dielectric substrate between spaced apart first and second inductor terminals of the inductor module. The method also includes coupling at least one of the first and second inductor terminals to the at least one conductive terminal on the cavity floor (106). The method also includes encapsulating the inductor module and at least a portion of the leadframe with a mold compound )112).
H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
In an example, a system (100) including instruction fetch circuitry (101), decoder circuitry (103), and condition aggregation circuitry (113) is provided. The instruction fetch circuitry (101) fetchs a conditional branch instruction (CBI) (125) from memory (121) which identifies multiple register locations (115 and 116) and a condition aggregation operation. The condition aggregation operation is representative of an instruction which identifies multiple conditions to be checked. The instruction fetch circuitry (101) provides the CBI (125) to the decoder circuitry (103). In response, the decoder circuitry (103) causes the condition aggregation circuitry (113) to perform the multiple conditions checks with respect to values stored in the multiple register locations (115 and 116).
A transducer device (600) is described that includes a substrate (194) having an opening (516), and a cantilever device (522A) having a first end on the substrate and a second end suspended over the opening (516). In at least one example, the cantilever device (522A) includes a first piezoelectric layer (180a) having a first surface, the first piezoelectric layer (180a) having a first poling direction. The cantilever device (522A) further includes a second piezoelectric layer (182a) having a second surface opposing the first surface, the second piezoelectric layer (182a) having a second poling direction, the second poling direction being different from the first poling direction. The cantilever device (522A) further includes a first electrode (160a) on the first surface, and a second electrode (164a) on the second surface.
A semiconductor device (100A) includes a semiconductor substrate (101). A well resistor (120) is in the semiconductor substrate (101). A field plate (130) is above the well resistor (120). An insulator (125) is between the well resistor (120) and the field plate (130). The well resistor (120) includes a first terminal (145A) and a second terminal (145B). The field plate (130) may be coupled to the first terminal (145A) or the second terminal (145B).
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 27/08 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type
59.
METHODS AND APPARATUS TO COMPENSATE FOR GROUND SHIFT
An example apparatus includes: a bus connection including a common terminal (200E); a first data terminal (200A); and a second data terminal (200B); an amplifier (236) having an input terminal and an output terminal, the input terminal of the amplifier coupled to the common terminal; charge pump circuitry having an input terminal, a first output terminal, and a second output terminal, the input terminal of the charge pump circuitry coupled to the output terminal of the amplifier; receiver circuitry (240, 256, 286) having an input terminal, a first supply terminal, and a second supply terminal, the input terminal of the receiver circuitry coupled to the first data terminal; and transmitter circuitry (272) having an output terminal, a first supply terminal, and a second supply terminal, the output terminal of the transmitter circuitry coupled to the second data terminal, the first supply terminal of the transmitter circuitry coupled to the first output terminal of the charge pump circuitry.
G06F 13/38 - Transfert d'informations, p. ex. sur un bus
H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
G05F 1/56 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final
60.
INTEGRATED DEVICES WITH CONDUCTIVE BARRIER STRUCTURE
The present description generally relates to integrated devices with a conductive barrier structure. In an example, a semiconductor device (200) includes a substrate (202), a conductive barrier structure (206), a channel layer (208), a barrier layer (210), and a gate (222). The substrate is of a first semiconductor material. The conductive barrier structure is on the substrate. The channel layer is of a second semiconductor material and is on the conductive barrier structure. The barrier layer is on the channel layer, and the channel layer is between the barrier layer and the conductive barrier structure. The gate is over the barrier layer opposing the channel layer.
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
In an embodiment, a method includes identifying, by a first device ( 105), a level of degradation. The method also includes transmitting, by the first device (105) during a communication phase e.g., authentication check (116), a first signal with a first signal quality based on the level of degradation. The method further includes transmitting, by the first device (105) during a second communication phase e.g., data communication (117), a second signal with a second signal quality. The second signal quality may be greater than the first signal quality.
In a described example, a switching controller (118) can be configured to activate a first rectifier switch (114) of an output stage (104) of a power supply system (100) in a first state to provide a secondary current from a secondary winding of a first transformer (106) to generate an output voltage at the output stage (104) in response to detecting a first direction of a secondary current through a secondary winding of a second transformer (116). Also, the switching controller (118) can be configured to activate a second rectifier switch (114) of the output stage (104) of the power supply system (100) in a second state to provide the secondary current from the secondary winding of the first transformer (106) to generate the output voltage at the output stage (104) in response to detecting a second direction of the secondary current through the secondary winding of the second transformer (116).
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
63.
SEMICONDUCTOR DEVICES WITH SELECTIVELY DOPED GATE ELECTRODE STRUCTURE
Semiconductor devices including selectively doped gate electrodes are described. The semiconductor device comprises a substrate (103) including a body region and a drift region (126), a gate dielectric layer (134) on the substrate (103), the gate dielectric layer (134) extending over the body region and the drift region (126), and a gate dielectric layer (134) on the drift region (126), the field relief dielectric layer (120) laterally abutting the gate dielectric layer (134) at a location in the drift region (126). The semiconductor device also includes a gate electrode (142) having an n-doped first portion (164), a p-doped second portion (165), and an n-doped third portion (166). The selectively doped second portion (164) of the gate electrode (142) is located over an intersection (167) between the gate dielectric layer (134) and the field relief dielectric layer (120).
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/49 - Electrodes du type métal-isolant-semi-conducteur
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 21/336 - Transistors à effet de champ à grille isolée
64.
SYSTEMS AND METHODS PROVIDING PAUSE FOR INTERRUPTS AND SHARED MEMORY ACCESS
Various embodiments include processors, methods, and computer program products providing pauses for interrupts and shared memory accesses. A processor may decode a machine code instruction, that machine code instruction including a quantity representing a count. As a result of decoding the instruction, the processor may set the value of the count in a status register (304). While the count is non-zero, the processor may pause servicing interrupts and/or may block another processor from performing operations on a shared memory resource (306). The processor may decrement the count with each subsequent decoded instruction (310). Servicing interrupts may be un-paused and/or access to the shared memory resource may be un-blocked once the count reaches zero (312).
In an example, a method includes adding a first request from a first requestor (404) to a queue (112) for a shared resource (114), where the first request has a first priority. The method includes providing the first request to the shared resource (114) from the queue (112). The method includes processing the first request at the shared resource (114). The method includes adding a second request from a second requestor (406) to the queue (112) for the shared resource (114), where the second request has a second priority that is higher than the first priority. The method includes preempting the processing of the first request and notifying the first requestor (404) of the preemption, where notifying the first requestor (404) of the preemption includes providing the first requestor (404) with a duration of availability for the shared resource (114). The method includes providing the second request to the shared resource (114) from the queue (112) and processing the second request at the shared resource (114).
An electronic device (100) includes a semiconductor die (120), a package structure (108) enclosing the semiconductor die (120), and a conductive lead (110) having first and second surfaces (131, 132). The first surface (131) has a bilayer (111, 112) exposed along a side (105) of the package structure (108), and the second surface (132) is exposed along another side (101) of the package structure (108). The bilayer (111, 112) includes first and second plated layers (111, 112), the first plated layer (111) on and contacting the first surface (131) of the conductive lead (110) and the second plated layer (112) on and contacting the first plated layer (111) and exposed along the side (105) of the package structure (108), where the first plated layer (111) includes nickel tungsten, and the second plated layer (112) includes tin.
Disclosed examples include microelectronic devices (100), e.g. integrated circuits, that include a source region (138) and a drain region (139) extending into a semiconductor substrate (103), the semiconductor substrate (103) having a second conductivity type, the source region (138) and drain region (139) having an opposite first conductivity type. A channel region having the second conductivity type extends between the source region (138) and the drain region (139). A gate electrode (128) over the channel region has a first portion (158) and a second portion (150). The first portion (158) has the second conductivity type and a first dopant concentration. The second portion (150) extends from the first portion toward the source region and has the second conductivity type and a second higher dopant concentration.
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/49 - Electrodes du type métal-isolant-semi-conducteur
H01L 29/66 - Types de dispositifs semi-conducteurs
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
INOUTOUT), the second transistor (310) configured as a current limiter, and a current mirror (322 and 324) coupled between respective first and second control terminals of the first and second transistors (302 and 310), the current mirror (322 and 324) configured to receive a first current indicative of a source follower current flowing through the first transistor (302) and to turn off the second transistor (310) by coupling the first and second control terminals together responsive to the source follower current exceeding a threshold. In an example, the first transistor (302) is a drain-extended NMOS device and the second transistor (310) is a drain-extended PMOS device.
G05F 1/573 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final sensible à une condition du système ou de sa charge en plus des moyens sensibles aux écarts de la sortie du système, p. ex. courant, tension, facteur de puissance à des fins de protection avec détecteur de surintensité
G05F 1/595 - Dispositifs à semi-conducteurs connectés en série
In described examples, a voltage glitch detector (146) includes a current source (310), a latch (320), and first, second, third, fourth, and fifth transistors (308, 306, 304, 314, and 312). A source of the third transistor (304) is coupled to a source of the second transistor (306), and a gate and drain of the third transistor (304) is coupled to gates of the first and second transistors (308 and 306) and a first terminal of the current source (310). A drain of the fourth transistor (314) is coupled to a drain of the first transistor (308) and an input of the latch (320). A source of the fifth transistor (312) is coupled to a source of the fourth transistor (314) and the second terminal of the current source (310). A gate and drain of the fifth transistor (312) is coupled to a gate of the fourth transistor (314) and a drain of the second transistor (306).
G01R 19/165 - Indication de ce qu'un courant ou une tension est, soit supérieur ou inférieur à une valeur prédéterminée, soit à l'intérieur ou à l'extérieur d'une plage de valeurs prédéterminée
An example method (100) includes directing a laser beam at a first side surface of a semiconductor substrate (102) at an entry point along a respective scribe street thereof. The substrate includes a plurality of dies having circuitry at the first side surface and separated from one another by respective scribe streets. The laser beam is focused within the substrate to form a modified region and a crack extending from the modified region towards at least one of the first and second side surfaces. The modified region is closer to the first side surface than a second side surface that is opposite the first side surface. The method (100) also includes applying tape on the first side surface (104) after directing the laser beam, and backgrinding to reduce a thickness of the substrate from the second side surface (106) and provide a thinned second side surface that intersects an extension of the crack.
H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
71.
CLOCK GATING CIRCUITS AND METHODS FOR DUAL-EDGE-TRIGGERED APPLICATIONS
Embodiments disclosed herein relate to clock gating. An example integrated circuit includes an oscillator that outputs a clock signal to a clock gating system that provides a gated clock signal to a data storage circuit. The clock gating system (102) includes a first logic subsystem (110) having an input coupled to the oscillator to receive clock signal (105), active-low latch subsystem (115) that includes an input coupled to an output of logic subsystem (110) and an input coupled to receive enable signal (106), a second logic subsystem (120) that includes an input coupled to the oscillator and an input coupled to the output of latch subsystem ( 115), and active-high latch subsystem (125) that includes an input coupled to the output of logic subsystem (120). an input coupled to receive enable signal (106), and an output configured to provide a gated clock signal (130) to dual-edge triggered flip-flops (135 and 136).
An example apparatus includes example packet decode circuitry (406) to decode an instruction packet for programmable circuitry into at least one instruction. Additionally, the example apparatus includes example instruction mapping circuitry (408) to disregard a pad instruction included in the at least one instruction, the pad instruction having not been assigned to any functional unit (410) of the programmable circuitry.
The techniques and circuits, described herein, include solutions for multimode current control for pulse width modulation (PWM) converters. In some aspects, a slope control circuit (116) is used to simulate a current through an inductor (102) during a discharging phase as a voltage across a switching capacitor (144). A slope-control voltage (134) is used to modify the slope of the simulated current waveform relative to an actual inductor current waveform. Based on if a magnitude of the modified slope is greater than, less than, or equal to the actual slope, the converter may be selectively operated in continuous conduction mode (CCM), discontinuous conduction mode (DCM), or transition mode (TM) respectively.
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
A method comprises recording a first voltage value of a voltage source (404), recording a second voltage value of the voltage source (406), and determining a first estimated residual state of charge value of the voltage source based on the first voltage value and the second voltage value (408). The method also comprises determining a factor (601) based on one of the first voltage value and the second voltage value (409) and calculating a residual state of charge value of the voltage source based on the first estimated residual state of charge value and based on the factor (410).
G01R 31/382 - Dispositions pour la surveillance de variables des batteries ou des accumulateurs, p. ex. état de charge
H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
G01R 31/396 - Acquisition ou traitement de données pour le test ou la surveillance d’éléments particuliers ou de groupes particuliers d’éléments dans une batterie
75.
METHODS AND APPARATUS TO DRIVE SOLID-STATE RELAY CIRCUITRY
An example apparatus includes: a first transistor (222) having a first terminal and a control terminal; a second transistor (224) having a first terminal and a control terminal, the first terminal of the second transistor (224) coupled to the first terminal of the first transistor (222), the control terminal of the second transistor (224) coupled to the control terminal of the first transistor (222); a resistor (252) having a first terminal and a second terminal, the first terminal of the resistor (252) coupled to the first terminal of the first transistor (222) and the first terminal of the second transistor (224), the second terminal of the resistor (252) coupled to the control terminal of the first transistor (222) and the control terminal of the second transistor (224); and a diode (246) having a first terminal and a second terminal, the first terminal of the diode (246) coupled to the control terminal of the first transistor (222) and the control terminal of the second transistor (224).
H03K 17/0814 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de sortie
H02H 3/00 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion
H03K 17/10 - Modifications pour augmenter la tension commutée maximale admissible
76.
WIDE BANDWIDTH HALL SENSING CIRCUITRY WITH OFFSET COMPENSATION AND GAIN CALIBRATION
Methods, apparatus, systems, and articles of manufacture are described corresponding to wide bandwidth hall sensing circuitry. An example circuit (500) includes a first hall effect sensor (203, 506) configured to output a first voltage corresponding to a magnetic field: an amplifier (450) to output an amplified voltage by amplifying the first voltage; a second hall effect sensor (208, 501) configured to output a second voltage corresponding to the magnetic field, the second hall effect sensor operating using a spinning technique to toggle a bias cunent between terminals of the second hall effect sensor (208, 501), the spinning technique to remove a first offset corresponding to the second hall effect sensor (208, 501); and offset reduction circuitry (221) configured to: determine a second offset corresponding to the first hall effect sensor (203, 506) based on the first voltage and the second voltage; and generate an output based on the second offset, the amplifier (450) to adjust the amplified voltage based on the output.
G01R 33/00 - Dispositions ou appareils pour la mesure des grandeurs magnétiques
G01R 33/07 - Mesure de la direction ou de l'intensité de champs magnétiques ou de flux magnétiques en utilisant des dispositifs galvano-magnétiques des dispositifs à effet Hall
77.
LOOP BANDWIDTH CONTROL FOR FRACTIONAL-N FREQUENCY SYNTHESIZER
In an example, a system includes a phase-locked loop (100) including a charge pump (104) coupled to a phase frequency detector (102), a low-pass filter (106) coupled to the charge pump (104), and a VCO (108) coupled to the low-pass filter (106), where the charge pump (104) is configured to provide a charge pump current (126) to the low-pass filter (106). The system also includes a current source (114) configured to provide a bias current (130) to the charge pump (104). The system includes a first bias compensation circuit (116) configured to increase the bias current (130) responsive to a control voltage (128) provided to the VCO (108) being within a first range. The system also includes a second bias compensation circuit (116) configured to decrease the bias current (130) responsive to the control voltage (128) provided to the VCO (108) being within a second range.
H03L 7/089 - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence, y compris le filtrage ou l'amplification de son signal de sortie le détecteur de phase ou de fréquence engendrant des impulsions d'augmentation ou de diminution
H03L 7/18 - Synthèse de fréquence indirecte, c.-à-d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase en utilisant un diviseur de fréquence ou un compteur dans la boucle
78.
APPARATUS FOR PRECISE TIMESTAMPING OF START OF ETHERNET FRAME
Systems, apparatus, articles of manufacture, and methods are described for precise timestamping of an Ethernet frame. In some implementations, a device may include network interface circuitry; logic circuitry configured to execute instructions (500) to cause the logic circuitry to: determine (502) a first delay introduced by a phy sical coding sublayer circuitry at a first time; adjust (504) a first timestamp associated with a first transmission based on the first delay, the first timestamp transmitted with the first transmission; determine (502) a second delay introduced by the physical coding sublayer circuitry at a second time, the second delay different than the first delay; and adjust (504) a second timestamp associated with a second transmission based on the second delay, the second timestamp transmitted (506) with the second transmission.
H04L 43/106 - Surveillance active, p. ex. battement de cœur, utilitaire Ping ou trace-route en utilisant des informations liées au temps dans des paquets, p. ex. en ajoutant des horodatages
A microelectronic device (100) includes a GaN FET (102) on a substrate (104) such as silicon and a buffer layer (106) of a GaN semiconductor material. The GaN FET (102) includes a contact etch stop (146) and a stretch contact (165) electrically connecting a source region (132) with the contact etch stop (146). The contact etch stop (146) may stretch over a p-type GaN gate structure (124) towards a drain region (134) to form a field plate connected to the source region. The contact etch stop provides a method to connect the first field plate metal layer (142) to the source region (132) which allows efficient area scaling of space between the source region (132) and the p-GaN gate structure (124). Disclosed examples provide an associated process flow for forming such GaN FETs (102).
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 21/337 - Transistors à effet de champ à jonction PN
H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
H01L 29/41 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
Semiconductor devices including thermoelectric coolers and method of operating the semiconductor devices are described. A semiconductor device (100) includes an SOI substrate (105) with one or more components (e.g., a transistor) generating heat during operation. The semiconductor device (100) includes a thermoelectric cooler (125) surrounding the transistor. The thermoelectric cooler (125) includes a first electrode (130) laterally surrounding the transistor, a holey silicon region (140) laterally surrounding and contacting the first electrode, and a second electrode (135) laterally surrounding and contacting the holey silicon region (140). The thermoelectric cooler (125), when activated, can reduce operating temperature of the transistor. In some cases, pre-cooling may be done to further reduce the operating temperature.
H01L 23/38 - Dispositifs de refroidissement utilisant l'effet Peltier
H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
81.
CONTROLLED TRANSIENT RESPONSES IN FOUR-SWITCH BUCK BOOST POWER STAGES
Four-switch buck boost power stages (330) with reduced overshoot conditions at an output node (317) are presented. Based on a detected condition (315) for a decrease in a quantity of the active load elements (340), the method includes enabling an active discharge circuit (350) coupled to an output node (317) of a power stage before the quantity of the active load elements is decreased. Based on a detected condition for an increase in the quantity of the active load elements, the method includes activating the load elements and applying a restricted gain to the voltage conversion circuit (340).
H05B 45/50 - Circuits pour faire fonctionner des diodes électroluminescentes [LED] réagissant aux dysfonctionnements des LED ou à un comportement indésirable des LEDCircuits pour faire fonctionner des diodes électroluminescentes [LED] sensibles à la vie des LEDCircuits de protection
H05B 45/375 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de dévoltage
H05B 45/38 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de survoltage
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H05B 47/165 - Commande de la source lumineuse en suivant une séquence programmée pré-assignéeCommande logique [LC]
H05B 47/16 - Commande de la source lumineuse par des moyens de minutage
B60Q 1/04 - Agencement des dispositifs de signalisation optique ou d'éclairage, leur montage, leur support ou les circuits à cet effet les dispositifs étant principalement destinés à éclairer la route en avant du véhicule ou d'autres zones de la route ou des environs les dispositifs étant des phares
Embodiments disclosed herein relate to the management of a multi-trim oscillator to provide synchronization across multiple frequencies derived from the multi-trim oscillator without causing spurious pulses of clock output. In one example, a system (100) provides a first clock signal (130) via an oscillator (110) and a second clock signal (131) based on the first clock signal (130) and a divider (120). The system 100 further receives a first signal that indicates a change in a frequency of the first clock signal (130) from a first frequency to a second frequency. In response to the first signal, the system determines an edge of the second clock signal (131) and provides, at a time based on the edge of the second clock signal (131), a second signal to the oscillator (110) to cause the change to the second frequency.
H03K 5/15 - Dispositions dans lesquelles des impulsions sont délivrées à plusieurs sorties à des instants différents, c.-à-d. distributeurs d'impulsions
H03B 25/00 - Production simultanée, au moyen d'un oscillateur non synchronisé, d'oscillations de fréquences différentes
83.
ELECTRONIC DEVICE WITH PATCH ANTENNA IN PACKAGING SUBSTRATE
An electronic device (100) includes a multilevel package substrate (108), a semiconductor die (102), and a package structure (106), the multilevel package substrate (108) has first, second, and third levels (L1-L3) including respective dielectric layers and conductive features, the first level (L1) including a first trace layer (Ml) with an antenna (110) and a first via layer (V1) with a portion of a ground wall (GW) laterally spaced outward from and surrounding the antenna (110), and the second level (L2) including a second trace layer (M2) having a ground plane (GP) connected to the ground wall, the semiconductor die (102) attached to the first level (L1) of the multilevel package substrate (108), and the package structure (106) including a molding compound enclosing the semiconductor die (102) and extending on a side of the antenna (110), where the package structure mold compound maters and thickness can be tuned for improved performance.
In one example, an apparatus includes a substrate, an antenna (1220,1222) on the substrate, a sealed container (610A, 61 OB) enclosing a dipolar gas, a waveguide (650A, 650B), and a stub (750A, 750B). The waveguide (650A, 650B) is communicatively coupled between the antenna (1220,1222) and the sealed container (610A, 610B). The waveguide (650A, 650B) is separated from the substrate by a gap. The stub (750A, 750B) is adjacent to the waveguide (650A, 650B) and extends away from the gap.
G04F 5/14 - Appareils pour la production d'intervalles de temps prédéterminés, utilisés comme étalons utilisant des horloges atomiques
G01C 19/62 - Gyromètres à résonance magnétique nucléaire ou électronique avec pompage optique
G01R 33/26 - Dispositions ou appareils pour la mesure des grandeurs magnétiques faisant intervenir la résonance magnétique pour la mesure de la direction ou de l'intensité de champs magnétiques ou de flux magnétiques utilisant le pompage optique
H03L 7/26 - Commande automatique de fréquence ou de phaseSynchronisation utilisant comme référence de fréquence les niveaux d'énergie de molécules, d'atomes ou de particules subatomiques
H01P 5/107 - Transitions entre guides d'ondes creux triplaque
H01Q 1/22 - SupportsMoyens de montage par association structurale avec d'autres équipements ou objets
85.
METHODS AND APPARATUS FOR SOURCE MEASUREMENT UNIT (SMU) OPERATION
An apparatus includes a circuit (300) including a force amplifier (104) having an output (304), a resistor (106) having a first terminal (306) coupled to the output (304) of the force amplifier (104), and a second terminal (308). The circuit (300) also includes a diode clamp (302) including a first diode (310) having a first terminal (314) coupled to the first terminal (306) of the resistor (106), and having a second terminal (316) coupled to the second terminal (308) of the resistor (106), the first diode (310) having a first orientation. The diode clamp (302) also includes a second diode (312) coupled in parallel with the first diode (310) between the first (306) and second terminals (308) of the resistor (106), the second diode (312) having a second orientation opposite than the first diode (310).
G01R 31/28 - Test de circuits électroniques, p. ex. à l'aide d'un traceur de signaux
G01R 31/30 - Tests marginaux, p. ex. en faisant varier la tension d'alimentation
H03F 1/42 - Modifications des amplificateurs pour augmenter la bande passante
H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
H03F 3/10 - Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs comportant uniquement des dispositifs à semi-conducteurs avec des diodes
86.
DIGITAL-TO-ANALOG CONVERTER CIRUIT WITH LINEAR PROGRAMMABLE GAIN STAGE
A circuit (154A) includes a digital-to-analog converter (302) and a gain stage (312). The gain stage (312) includes; an operational amplifier (322); a variable gain network (340); and a leakage current control circuit (330). A first input (324) of the operational amplifier (322) is coupled to an input (314) of the gain stage (312). An output (328) of the operational amplifier (322) is coupled to an output (318) of the gain stage (312). A first terminal (342) of the variable gain network (340) is coupled to the second input (326) of the operational amplifier (322). A second terminal (344) of the variable gain network (340) is coupled to the output (328) of the operational amplifier (322). A first terminal (334) of the leakage current control circuit (330) is coupled to the output (328) of the operational amplifier (322). A second terminal (336) of the leakage current control circuit (330) coupled to a third terminal (346) of the variable gain network (340).
In described examples, an R2R digital-to-analog converter includes multiple arms and a voltage regulator (110). Respective arms include an arm switch (130) with a p-channel MOSFET (PFET) switch (132) and an n-channel MOSFET (NFET) switch (134). The voltage regulator (110) includes a differential amplifier (314), a p-ladder (308) that includes N cascade-coupled PFETS (306) and has first and second ends, an n-ladder (318) that includes γ x N cascade-coupled NFETS (316) and has first and second ends, a first resistor (resistance R) (310), and a second resistor (resistance γ x R) (312). The first p-ladder end is coupled to a first terminal of the first resistor (310). The second terminal of the first resistor (310) is coupled to an input of the differential amplifier (314) and a first terminal of the second resistor (312). A second terminal of the second resistor (312) is coupled to the first n-ladder end. An output of the differential amplifier (314) is coupled to the second n-ladder end and provides a gate voltage of the NFET switch (134).
H03K 17/06 - Modifications pour assurer un état complètement conducteur
H03M 1/06 - Compensation ou prévention continue de l'influence indésirable de paramètres physiques
H03M 1/68 - Convertisseurs numériques/analogiques à conversions de sensibilités différentes, c.-à-d. qu'une conversion se rapportant aux bits les plus significatifs et une autre aux bits les moins significatifs
Methods, apparatus, systems, and articles of manufacture correspond to current limit circuitry with controlled current variation. An example circuit (102) includes a voltage regulator (104) configured to control a first transistor (106) to regulate a supply voltage to a regulated voltage; and current limit circuitry (108) configured to enable a second transistor (218) to lower an output current when a voltage at a control terminal of the first transistor (106) satisfies a threshold.
G05F 1/56 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final
G05F 1/573 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final sensible à une condition du système ou de sa charge en plus des moyens sensibles aux écarts de la sortie du système, p. ex. courant, tension, facteur de puissance à des fins de protection avec détecteur de surintensité
G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction
89.
OSCILLATOR CIRCUIT WITH OPEN LOOP FREQUENCY MODULATION
An oscillator circuit (200) includes a ring oscillator (202) and a ramp generator (204). The ring oscillator (202) includes a first inverter (214) and a second inverter (218). The first inverter (214) has and a first inverter input, a first inverter output, and a first power terminal. The second inverter (218) has a second inverter input, a second inverter output, and a second power terminal. The second inverter input is coupled to the first inverter output and the second inverter output is coupled to the first inverter input. The ramp generator circuit (204) has a ramp output coupled to the first power terminal and the second power terminal.
H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p. ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
90.
SPURIOUS MODE REDUCTION FOR ELECTROMECHANICAL RESONATOR CIRCUIT
One example described herein includes an integrated circuit (IC) (300). The IC includes a substrate (306) having opposing first (304) and second sides (310). The second side can include a curved surface (308). The IC also includes a resonator (302) on the first side. A curvature of the curved surface reflects a property of the resonator.
An apparatus includes a semiconductor structure (704) having a cavity (720). The apparatus also includes a first electrical terminal (730) on a first cavity side (720a), a second electrical terminal (732) on a second cavity side (720b), and the second electrical terminal including an extension (738) that overlaps part of the cavity. The apparatus also includes a bendable beam (710) extending from the first cavity side and overlapping at least part of the extension. The apparatus also includes an actuator (740) in a periphery of the beam, the actuator configured to generate a fringing electric field (750) that causes an end of the beam to move towards the extension in a direction different from the fringing electric field and bend the beam.
An apparatus includes a semiconductor structure (704) having a cavity (720), a first terminal (730) on a first cavity side (720a), and a second terminal (732) on a second cavity side (720b). The second terminal includes an extension (738) that overlaps part of the cavity. The extension includes a first contact (1783). The apparatus includes a bendable beam (710) extending from the first cavity side and includes a metal layer coupled to the first terminal. The beam has opposite first (710a) and second beam sides (710b). The first beam side couples to the first terminal, and the second beam side faces the second cavity side. The beam includes a second contact (1674) that overlaps at least a portion of the extension and faces the first contact. An actuator is configured to bend the bendable beam around a first axis (1502), and bend the bendable beam around a second axis (1504) orthogonal to the first axis by moving the second beam side against the extension.
In an example, a voltage converter includes a pulse generator (134). The voltage converter also includes a high-side transistor (106) having a gate coupled to the pulse generator (134), a source coupled to a first voltage terminal (116), and a drain coupled to an output node (110). The voltage converter includes a low-side transistor (108) having a gate coupled to the pulse generator (134), a source coupl ed to a second voltage terminal ( 118), and a drai n coupl ed to the output node ( 110). The voltage converter includes a charge lookup table (130) coupled to the pulse generator (134), where the charge lookup table (130) is configured to provide a charge duration. The voltage converter includes a discharge lookup table (132) coupled to the pulse generator (134), where the discharge lookup table (132) is configured to provide a discharge duration. The voltage converter also includes a latch (128) coupled to the charge lookup table (130), where the latch (128) is configured to store an indication of a supply voltage.
H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
94.
CIRCUIT AND SYSTEM FOR THE PROTECTION OF PRIMARY TRANSISTORS IN POWER CONVERTERS WITH ACTIVE CLAMPING
An electronic system (400) for controlling a power converter (450) having an active clamping circuit includes a current sensor (452) configured to sense current through a primary side of a transformer within the power converter (450), and a comparator sub-system (440). The comparator sub-system (440) is configured to receive a transformer current signal (402) from the current sensor (452) and generate a trip signal (405) based on a difference between the transformer current signal (402) and a reference signal (403). The electronic system also includes a pulse width modulator (435) configured to generate a gate input signal for the active clamping circuit based at least in part on the trip signal (405).
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
A transistor (108) is coupled between a first voltage input (102) and a voltage output (106) in a first current path (110). First circuitry (112) is coupled to a second voltage input (104), a control terminal (108c) of the transistor (108), and the voltage output (106). Second circuitry (120) is coupled between the control terminal (108c) and ground (122) in a second current path (124) and between the control terminal (108c) and ground (122) in a third current path (126) parallel to the second current path (124). The second current path (124) includes the control terminal (108c), first and third terminals (120a, 120c) of the second circuitry (120), and ground (122). The third current path (126) includes the control terminal (108c), a second and the third terminal (120b, 120c) of the second circuitry (120), and ground (122). Third circuitry (130) is coupled between the control terminal (108c) and the voltage output (106) in a fourth current path (132). The fourth current path (132) includes the control terminal (108c), first and second terminals (130a, 130b) of the third circuitry (130), and the voltage output (106).
A boost converter control method includes: obtaining a peak current reference signal (VIPK, FIG. 7); obtaining a current sense signal (ISNS2, FIG. 7); obtaining a flying capacitor (CFLY, FIG. 7) voltage error feedback signal (VCF FUGH or VCF LOW, FIG. 7); and providing switch control signals (LS1 ON, LS2_ON, HS1 0N, HS2 0N, FIG. 7) during a peak current limit mode responsive to the peak current reference signal (VIPK), the current sense signal (ISNS2), and the CFLY voltage error feedback signal (VCF HIGH or VCF LOW).
H02M 1/00 - Détails d'appareils pour transformation
H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 7/483 - Convertisseurs munis de sorties pouvant chacune avoir plus de deux niveaux de tension
97.
ON-TIME STABILITY FOR CURRENT MODE CONTROL CONVERTER
A voltage converter (100) includes a power stage circuit (110), a compensator circuit (130), and a modulator circuit (120). The power stage circuit (110) has an input voltage terminal, an output voltage terminal, and a pulse width modulation (PWM) control input. The compensator circuit (130) has a voltage input coupled to the output voltage terminal and has a compensation output. The modulator circuit (120) has a compensation voltage input and a PWM control output. The compensation voltage input is coupled to the compensation output, and the PWM control output is coupled to the PWM control input. The modulator circuit (120) includes a slope compensation ramp generator circuit (122) that is configured to generate a slope compensation voltage ramp having a slope that decreases during at least a portion of a switching cycle.
H02M 3/156 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation
H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
H02M 1/00 - Détails d'appareils pour transformation
H03K 4/02 - Génération d'impulsions ayant comme caractéristique essentielle une pente définie ou des parties en gradins avec parties en gradins, p. ex. en forme d'escalier
A circuit includes a ring oscillator (102), a current source (104), an amplifier (106), a resistor-capacitor (RC) network (108), and a bias circuit (110). The current source (104) is configured to power the ring oscillator (102). The amplifier (106) is configured to control the current source (104). The amplifier (106) has a first amplifier input and a second amplifier input. The RC network (108) is coupled to the first amplifier input. The bias circuit (110) is coupled to the second amplifier input. The bias circuit (110) is configured to selectably set a frequency range of the ring oscillator (102), and selectably set a frequency of the ring oscillator (102) within the frequency range.
In an example, a system (e.g., 400) includes: an analog-to-digital converter (ADC) (e.g., 416); a receiver path (e.g., 452) including a transimpedance amplifier (e.g., 424) having an output coupled to the ADC; and a controller (e.g., 420) coupled to the receiver path and configured to, upon detection of a jamming event of the receiver path, cause an increase in a transconductance of the transimpedance amplifier from a first transconductance value to a second transconductance value.
In some examples, an apparatus includes a transistor (202) having a control terminal, in which the transistor is coupled between a power terminal (118) and a ground terminal (120). The apparatus also includes a resistor (204). The apparatus also includes a controller (206) having first and second controller inputs and first and second controller outputs, in which the first controller input is coupled to the power terminal, the second controller input is coupled to the control terminal, the first controller output is coupled to the control terminal, and the resistor is coupled between the control terminal and the second controller output.
H03K 17/0814 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de sortie
H02M 1/15 - Dispositions de réduction des ondulations d'une entrée ou d'une sortie en courant continu utilisant des éléments actifs
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension
brevets
