Shinko Electric Industries Co., Ltd.

Japon

Retour au propriétaire

1-100 de 1 225 pour Shinko Electric Industries Co., Ltd. Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 1 211
        Marque 14
Juridiction
        États-Unis 1 222
        International 2
        Canada 1
Date
Nouveautés (dernières 4 semaines) 9
2026 mai (MACJ) 1
2026 avril 5
2026 mars 9
2026 février 1
Voir plus
Classe IPC
H01L 23/498 - Connexions électriques sur des substrats isolants 280
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 240
H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés 202
H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou 184
H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition 137
Voir plus
Classe NICE
09 - Appareils et instruments scientifiques et électriques 11
17 - Produits en caoutchouc ou en matières plastiques; matières à calfeutrer et à isoler 3
11 - Appareils de contrôle de l'environnement 2
Statut
En Instance 151
Enregistré / En vigueur 1 074
  1     2     3     ...     13        Prochaine page

1.

WIRING SUBSTRATE

      
Numéro d'application 19372871
Statut En instance
Date de dépôt 2025-10-29
Date de la première publication 2026-05-07
Propriétaire Shinko Electric Industries Co., Ltd. (Japon)
Inventeur(s)
  • Kobayashi, Yuki
  • Nishiyama, Takashi
  • Takizawa, Masaya

Abrégé

A wiring substrate includes an insulation layer covering a wiring layer, a via hole in the insulation layer, a via wiring filling the via hole, and a wiring layer formed on the insulation layer. The wiring layer includes a metal layer and an adhesion layer formed the metal layer. The adhesion layer includes a wall cover covering a wall surface of at least a lower part of the via hole. The via wiring includes the wall cover, an adhesion layer formed on a wall surface of the via hole to cover an inner surface of the wall cover, a metal film covering the adhesion layer, and a metal layer filling the via hole on an inner side of the metal film. The adhesion layer covering an upper surface of the metal layer is greater in thickness than the adhesion layer covering an upper surface of the insulation layer.

Classes IPC  ?

  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 3/00 - Appareils ou procédés pour la fabrication de circuits imprimés

2.

WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE

      
Numéro d'application 19368343
Statut En instance
Date de dépôt 2025-10-24
Date de la première publication 2026-04-30
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Oida, Kohei

Abrégé

A wiring substrate includes a wiring layer, an insulating layer over the wiring layer, and a dam member on the insulating layer. The dam member has a frame shape. The dam member contains resin and filler dispersed in the resin. The dam member includes a first region contacting the insulating layer and a second region on the first region. The volume fraction of the resin in the first region is higher than the volume fraction of the resin in the second region.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test

3.

OPTICAL-ELECTRICAL INTEGRATED DEVICE

      
Numéro d'application 19365859
Statut En instance
Date de dépôt 2025-10-22
Date de la première publication 2026-04-30
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Fujii, Tomoharu
  • Furuta, Yuji
  • Kaneda, Hisashi

Abrégé

An optical-electrical integrated device includes a wiring board having a glass layer, and an interconnect layer disposed on the glass layer and including a pad, a photonic integrated circuit disposed on the glass layer and electrically connected to the pad, an optical fiber disposed on the glass layer and configured to transmit and receive an optical signal to and from the photonic integrated circuit, and a fixing member made of glass, disposed on the glass layer, and configured to clamp the optical fiber between the glass layer and the fixing member.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

4.

OPTICAL-ELECTRICAL INTEGRATED DEVICE

      
Numéro d'application 19370303
Statut En instance
Date de dépôt 2025-10-27
Date de la première publication 2026-04-30
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Furuta, Yuji
  • Kaneda, Hisashi
  • Fujii, Tomoharu

Abrégé

An optical-electrical integrated device includes a wiring board having a first insulating layer that includes a resin as a main component, and an interconnect layer disposed on the first insulating layer and including a pad, a photonic integrated circuit disposed on the first insulating layer and electrically connected to the pad, an optical fiber disposed on the first insulating layer and configured to transmit and receive an optical signal to and from the photonic integrated circuit, and a fixing member made of glass, disposed on the first insulating layer, and configured to clamp the optical fiber between the first insulating layer and the fixing member.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

5.

SEMICONDUCTOR DEVICE

      
Numéro d'application 19362561
Statut En instance
Date de dépôt 2025-10-20
Date de la première publication 2026-04-23
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sekijima, Shinichiro

Abrégé

A semiconductor device includes a first wiring substrate, an electronic component, a second wiring substrate, and a plurality of connection members. The second wiring substrate is laminated on the first wiring substrate by sandwiching the electronic component. The plurality of connection members connect the first wiring substrate and the second wiring substrate. Each of the plurality of connection members includes a pair of cores that are adjacent in a lamination direction, and a conductor film. At connection members that are arrayed in at least an innermost row or an outermost row, one core of the pair of cores that is closer to the second wiring substrate is arranged so as to be offset in a direction closer to the electronic component or in a direction away from the electronic component with respect to another of the pair of cores that is closer to the first wiring substrate.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants

6.

WIRING BOARD

      
Numéro d'application 19357722
Statut En instance
Date de dépôt 2025-10-14
Date de la première publication 2026-04-23
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Machida, Tomoaki
  • Momose, Shuhei

Abrégé

A wiring board includes a core including a first glass plate, the core having a first primary surface, a second primary surface opposite to the first primary surface, and a side surface continuous with the first primary surface and the second primary surface, the side surface having a plurality of grooves reaching the first primary surface and the second primary surface, a first build-up layer provided on the first primary surface, a second build-up layer provided on the second primary surface, a plurality of through-metal trench layers provided inside the plurality of grooves, respectively, a first metal layer provided on the first primary surface and connected to the plurality of through-metal trench layers, and a second metal layer provided on the second primary surface and connected to the plurality of through-metal trench layers.

Classes IPC  ?

  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 1/03 - Emploi de matériaux pour réaliser le substrat

7.

SEMICONDUCTOR DEVICE

      
Numéro d'application 19353746
Statut En instance
Date de dépôt 2025-10-09
Date de la première publication 2026-04-16
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sekijima, Shinichiro

Abrégé

A semiconductor device includes a first wiring board , an electronic component, a second wiring board, a plurality of connection members, and a sealing resin. The electronic component is arranged on the first wiring board. The second wiring board is arranged on the first wiring board so as to sandwich the electronic component. The plurality of connection members connect the first wiring board and the second wiring board. The first wiring board includes a first pad that is connected to a connection member that is located arround the electronic component among the plurality of connection members, and the second wiring board includes a second pad that is connected to the connection member located arround the electronic component and that is placed offset from the first pad in a direction that intersects a lamination direction of the first wiring board and the second wiring board.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

8.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 19355397
Statut En instance
Date de dépôt 2025-10-10
Date de la première publication 2026-04-16
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sato, Keigo

Abrégé

An interconnect substrate includes a core layer made of glass having one surface and another surface, a first laminate including one or more interconnect layers and one or more insulating layers disposed on the one surface of the core layer, and a first resin portion, wherein a first peripheral portion of the one surface of the core layer is not covered with the first laminate, and wherein the first resin portion covers the first peripheral portion and a side surface of the first laminate.

Classes IPC  ?

  • H05K 1/03 - Emploi de matériaux pour réaliser le substrat
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H05K 3/00 - Appareils ou procédés pour la fabrication de circuits imprimés

9.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 19357687
Statut En instance
Date de dépôt 2025-10-14
Date de la première publication 2026-04-16
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sato, Keigo

Abrégé

An interconnect substrate includes a core layer made of glass having one surface and another surface, a first through portion penetrating the core layer from the one surface to the another surface, a resin portion covering an inner wall surface of the first through portion, a first laminate including an interconnect layer and an insulating layer and disposed on the one surface of the core layer, and a second through portion penetrating the first laminate and the core layer, wherein the second through portion extends through an inside of the first through portion, and wherein at a position of penetration through the core layer, an inner wall surface of the second through portion is constituted by the resin portion.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/15 - Substrats en céramique ou en verre

10.

WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE

      
Numéro d'application 19321903
Statut En instance
Date de dépôt 2025-09-08
Date de la première publication 2026-03-26
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sakai, Toyoaki

Abrégé

A wiring substrate includes a first insulating layer, a first wiring layer formed on the first insulating layer, an N number of insulating layers formed on the first insulating layer and covering the first wiring layer, a cavity formed in the N number of insulating layers and exposing part of the first insulating layer, an electronic component disposed in the cavity and including an electrode covered by the first insulating layer, a filling insulating layer covering the electronic component in the cavity, first via wiring extending through the first insulating layer and connected to the electrode, and a second wiring layer formed on the first insulating layer and electrically connected by the first via wiring to the electrode. The cavity has an opening width that decreases toward the first insulating layer, and the first via wiring has a diameter that decreases toward the electronic component.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides

11.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 19340089
Statut En instance
Date de dépôt 2025-09-25
Date de la première publication 2026-03-26
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sunohara, Masahiro
  • Yoshiike, Jun
  • Shimizu, Noriyoshi

Abrégé

An interconnect substrate includes a core layer made of glass and a first interconnect layer disposed on a surface of the core layer, wherein the core layer has one or more first cut-outs located on an outer side of the surface in plan view, wherein, in plan view, the surface of the core layer has a plurality of corners, and the one or more first cut-outs include at least a portion bent along each of the corners of the surface, and wherein in a cross-sectional view of each of the one or more first cut-outs, a connection portion between a side portion and a bottom portion is curved.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/15 - Substrats en céramique ou en verre

12.

HYBRID INTEGRATED OPTOELECTRONIC DEVICE

      
Numéro d'application 19330048
Statut En instance
Date de dépôt 2025-09-16
Date de la première publication 2026-03-19
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kaneda, Hisashi
  • Ozawa, Takashi
  • Furuta, Yuji

Abrégé

A hybrid integrated optoelectronic device includes an interconnect substrate, a photonic integrated circuit disposed on an upper surface of the interconnect substrate, an optical connection waveguide member disposed on the upper surface of the interconnect substrate; and a holding member configured to hold the photonic integrated circuit and the optical connection waveguide member, wherein the holding member is fixed to the upper surface of the interconnect substrate.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

13.

OPTICAL MODULE

      
Numéro d'application 19304245
Statut En instance
Date de dépôt 2025-08-19
Date de la première publication 2026-03-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Matsumoto, Masaki

Abrégé

An optical module includes a first optical component having a single first core, a second optical component having multiple second cores optically coupled to the first core by adiabatic coupling, and a separator separating the first core from the second cores in a first direction. The first core and the second cores are arranged to allow optical coupling from the first core to the second cores. The second cores are arranged side by side in a second direction that is orthogonal to the first direction. The first core overlaps the second cores in an overlapping region in a third direction that is orthogonal to both the first direction and the second direction. A first separation distance between two adjacent ones of the second cores in the second direction is greater than or equal to a second separation distance between the first core and the second cores in the first direction.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

14.

OPTICAL CONNECTOR AND OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 19306074
Statut En instance
Date de dépôt 2025-08-21
Date de la première publication 2026-03-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Yanagisawa, Kenji

Abrégé

An optical connector includes a block, an optical fiber, and a resin material. A first opening and a second opening are formed in the block. The first opening and the second opening reach a first surface of the block. The optical fiber is in the first opening. The optical fiber has a first end face exposed on the first surface. The resin material is in the second opening. A recess is formed in the resin material. The recess has a wall face continuous with the first surface.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

15.

OPTICAL MODULE

      
Numéro d'application 19304195
Statut En instance
Date de dépôt 2025-08-19
Date de la première publication 2026-03-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Matsumoto, Masaki

Abrégé

An optical module includes a wiring substrate, electronic components mounted on the wiring substrate, and a waveguide component mounted on the wiring substrate and connecting the electronic components to each other. The waveguide component includes a waveguide substrate including an optical waveguide, a first surface, and a second surface opposite the first surface. A photonic integrated circuit element is mounted on the first surface of the waveguide substrate and optically connected to the optical waveguide. An electrical integrated circuit element is mounted on the second surface of the waveguide substrate and electrically connected to the photonic integrated circuit element.

Classes IPC  ?

  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
  • H01L 23/18 - Matériaux de remplissage caractérisés par le matériau ou par ses propriétes physiques ou chimiques, ou par sa disposition à l'intérieur du dispositif complet
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

16.

HEAT SPREADER AND METHOD OF MAKING HEAT SPREADER

      
Numéro d'application 19308705
Statut En instance
Date de dépôt 2025-08-25
Date de la première publication 2026-03-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Matsumoto, Takumi

Abrégé

A heat spreader includes a flat portion having a first flat surface and a second flat surface opposite the first flat surface, a first convex portion surrounded by the first flat surface and projecting from the first flat surface to a side opposite the second flat surface, and a second convex portion surrounded by the second flat surface and projecting from the second flat surface to a side opposite the first flat surface.

Classes IPC  ?

  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

17.

HYBRID INTEGRATED OPTOELECTRONIC DEVICE

      
Numéro d'application 19312933
Statut En instance
Date de dépôt 2025-08-28
Date de la première publication 2026-03-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Furuta, Yuji
  • Fujii, Tomoharu
  • Kaneda, Hisashi
  • Tsukada, Futoshi

Abrégé

A hybrid integrated optoelectronic device includes a first interconnect substrate, connecting members arranged on a first region of the first interconnect substrate, a second interconnect substrate facing the first region and electrically connected to the first interconnect substrate via the connecting members, a semiconductor device mounted on the first interconnect substrate or the second interconnect substrate, a photonic integrated circuit mounted on one side of the second interconnect substrate opposite a side with the first interconnect substrate and electrically connected to the semiconductor device, and an optical component arranged adjacent to the photonic integrated circuit via a first bonding material and configured to enable transmission and reception of optical signals with the photonic integrated circuit, wherein the optical component is fixed via a second bonding material to a second region of the first interconnect substrate which does not face the second interconnect substrate.

Classes IPC  ?

  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides
  • G02B 6/28 - Moyens de couplage optique ayant des bus de données, c.-à-d. plusieurs guides d'ondes interconnectés et assurant un système bidirectionnel par nature en mélangeant et divisant les signaux
  • G02B 6/36 - Moyens de couplage mécaniques
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

18.

OPTICAL-ELECTRICAL INTEGRATED DEVICE

      
Numéro d'application 19312968
Statut En instance
Date de dépôt 2025-08-28
Date de la première publication 2026-03-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kaneda, Hisashi
  • Ozawa, Takashi
  • Araki, Yasushi
  • Fujii, Tomoharu

Abrégé

includes a first wiring board, a plurality of second wiring boards, each second wiring board of the plurality of second wiring board being equipped with an integrated circuit, and an optical waveguide board. The plurality of second wiring boards and the optical waveguide board are disposed at different positions on an upper surface of the first wiring board in a plan view, and each second wiring board is optically connected to optical waveguide board.

Classes IPC  ?

  • G02B 6/43 - Dispositions comprenant une série d'éléments opto-électroniques et d'interconnexions optiques associées
  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

19.

WIRING SUBSTRATE

      
Numéro d'application 19286592
Statut En instance
Date de dépôt 2025-07-31
Date de la première publication 2026-02-12
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sakurai, Daisuke

Abrégé

A wiring substrate includes a first wiring layer, a first insulating layer, a second wiring layer electrically connected to the first wiring layer, “N” layers (“N” is a natural number of 1 or greater) of insulating layers including a second insulating layer, a cavity formed through the “N” layers of insulating layers and exposing an upper surface and a side surface of the second wiring layer, a surface-processed layer covering the upper surface and the side surface of the second wiring layer, an electronic component mounted on the surface-processed layer, a filling insulating layer filling the cavity and covering the electronic component, and a third wiring layer electrically connected to the electronic component. The side surface of the second wiring layer includes a first roughened surface, and the upper surface of the second wiring layer includes a second roughened surface having a greater surface roughness than the first roughened surface.

Classes IPC  ?

  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H05K 3/00 - Appareils ou procédés pour la fabrication de circuits imprimés
  • H05K 3/24 - Renforcement du parcours conducteur
  • H05K 3/30 - Assemblage de circuits imprimés avec des composants électriques, p. ex. avec une résistance

20.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 19250773
Statut En instance
Date de dépôt 2025-06-26
Date de la première publication 2026-01-08
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Karasawa, Yusuke

Abrégé

An interconnect substrate includes a core layer, a first interconnect layer formed on a first surface of the core layer, a second interconnect layer formed on a second surface of the core layer, a cavity extending through the core layer, an electronic component in the cavity, a first insulating layer covering the electronic component and covering side surfaces, without covering an upper surface, of the first interconnect layer, and a second insulating layer covering the upper surface of the first interconnect layer and an upper surface of the first insulating layer, wherein the first insulating layer has a recess over the cavity recessed relative to the upper surface of the first insulating layer, a deepest part of the recess is located between a plane including the first surface and a plane including the upper surface of the first interconnect layer, and the second insulating layer fills the recess.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

21.

WIRING BOARD

      
Numéro d'application 19256667
Statut En instance
Date de dépôt 2025-07-01
Date de la première publication 2026-01-08
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Yamasaki, Tomoo
  • Takizawa, Masaya

Abrégé

A wiring board includes an interconnect layer including a metal pattern, and an insulating layer, disposed on the interconnect layer, and including a first resin pattern. The insulating layer includes a filler. The metal pattern includes a central region, and an outer region located on an outer periphery of the central region. The first resin pattern includes a first region covering the central region, and a second region covering a portion of the outer region and exposing other portions of the outer region. The metal pattern and the first resin pattern constitute an alignment mark.

Classes IPC  ?

  • H05K 1/02 - Circuits imprimés Détails
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

22.

WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE

      
Numéro d'application 19237777
Statut En instance
Date de dépôt 2025-06-13
Date de la première publication 2025-12-18
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Mizutani, Rie

Abrégé

A wiring substrate includes a core substrate, a first wiring structure located on an upper surface of the core substrate, and a second wiring structure located on an upper surface of the first wiring structure. The first wiring structure includes a structure in which one or more first wiring layers and one or more first insulating layers are stacked. The second wiring structure includes a structure in which multiple second wiring layers and multiple second insulating layers are stacked. The second wiring structure has a higher wiring density than the first wiring structure. The second insulating layer has a thermal expansion coefficient higher than that of the core substrate and lower than that of the first insulating layer.

Classes IPC  ?

  • H05K 1/02 - Circuits imprimés Détails
  • H05K 1/03 - Emploi de matériaux pour réaliser le substrat

23.

ELECTROSTATIC CHUCK AND SUBSTRATE FIXING DEVICE

      
Numéro d'application 19230254
Statut En instance
Date de dépôt 2025-06-06
Date de la première publication 2025-12-11
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sunohara, Masahiro
  • Sato, Ken
  • Kobayashi, Hiroyuki
  • Ishii, Hiroshi

Abrégé

An electrostatic chuck includes a ceramic plate, an adsorption electrode, a ground electrode, and a wiring. The adsorption electrode is built-in below one surface of the ceramic plate. The ground electrode is disposed between another surface of the ceramic plate and the adsorption electrode in the ceramic plate and connectable to a ground potential. The wiring is connected to the ground electrode in the ceramic plate and extending through the adsorption electrode to the one surface of the ceramic plate. The wiring includes a connection pad disposed at a same height position as the adsorption electrode, a first via connecting the connection pad and the ground electrode or another connection pad disposed closer to the ground electrode than the connection pad, and a second via connecting the connection pad and the one surface of the ceramic plate.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

24.

LEAD FRAME STRIP, METHOD OF MAKING THE SAME, AND SEMICONDUCTOR DEVICE

      
Numéro d'application 19227907
Statut En instance
Date de dépôt 2025-06-04
Date de la première publication 2025-12-11
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kaneko, Kentaro
  • Kobayashi, Konosuke
  • Komatsu, Kenichi
  • Miyazawa, Takuya

Abrégé

A lead frame strip includes a frame portion and a plurality of leads projecting from an inner edge of the frame portion to an inside of the frame portion, wherein each of the leads has a lower surface, an upper surface opposite the lower surface, and a step surface recessed relative to the upper surface toward the lower surface, and wherein the step surface is convex upward in a vertical cross-section that is taken through the step surface perpendicularly to a direction in which the leads project.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

25.

WIRING SUBSTRATE

      
Numéro d'application 19214091
Statut En instance
Date de dépôt 2025-05-21
Date de la première publication 2025-12-04
Propriétaire Shinko Electric Industries Co., Ltd. (Japon)
Inventeur(s) Hashimoto, Tomonobu

Abrégé

A wiring substrate includes a core layer including a first through hole, a magnetic resin filling the first through hole, a first wiring layer arranged on an upper surface of the magnetic resin, and a first wedge portion extending from the first wiring layer and wedged into the core layer. The first wiring layer includes a structure in which a first metal film, a first metal layer, a second metal film, and a second metal layer are sequentially stacked on the upper surface of the magnetic resin. The first wedge portion is formed continuously and integrally with the first metal film. The first wedge portion extends from the first metal film toward the core layer.

Classes IPC  ?

  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

26.

OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 19215893
Statut En instance
Date de dépôt 2025-05-22
Date de la première publication 2025-12-04
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Yanagisawa, Kenji

Abrégé

An optical waveguide component includes a first support member having a first surface. The first surface includes multiple recesses. The optical waveguide component further includes an optical waveguide supported by the first support member. The optical waveguide includes a first core. The first core has a first end face exposed on the first surface.

Classes IPC  ?

  • H01S 5/02251 - Découplage de lumière utilisant des fibres optiques
  • H01S 3/225 - Lasers, c.-à-d. dispositifs utilisant l'émission stimulée de rayonnement électromagnétique dans la gamme de l’infrarouge, du visible ou de l’ultraviolet caractérisés par le matériau utilisé comme milieu actif à gaz le gaz actif étant polyatomique, c.-à-d. contenant plusieurs atomes comprenant un excimer ou un exciplex
  • H01S 5/0234 - Montage à orientation inversée, p. ex. puce retournée [flip-chip], montage à côté épitaxial au-dessous ou montage à jonction au-dessous
  • H01S 5/026 - Composants intégrés monolithiques, p. ex. guides d'ondes, photodétecteurs de surveillance ou dispositifs d'attaque

27.

POLYMER OPTICAL WAVEGUIDE AND OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 19215927
Statut En instance
Date de dépôt 2025-05-22
Date de la première publication 2025-12-04
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Yanagisawa, Kenji

Abrégé

A polymer optical waveguide includes a plurality of cores arranged on an imaginary plane, a cladding disposed around the plurality of the cores, and a groove formed in the cladding and positioned between two cores adjacent each other among the plurality of cores, wherein the groove has a first wall surface extending along the two cores, and the first wall surface is inclined with respect to a normal direction of the imaginary plane.

Classes IPC  ?

28.

SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE

      
Numéro d'application 19215532
Statut En instance
Date de dépôt 2025-05-22
Date de la première publication 2025-12-04
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Nishihara, Yoichi

Abrégé

A semiconductor device includes an insulating base material that includes an adhesive layer on one of surfaces of the insulating base material; an electronic component that is fixed to the one of the surfaces; a metal plate that is arranged to sandwich the electronic component with the one of the surfaces; a sealing resin that is filled between the insulating base material and the metal plate; a wiring layer that is formed on another of the surfaces, and connected to the electronic component by way of a via; and a metal layer that is made of a same metal material as that used for the wiring layer and the via, and covers a surface of the metal plate located on a side opposite to a surface that is covered by the sealing resin.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

29.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 19219007
Statut En instance
Date de dépôt 2025-05-27
Date de la première publication 2025-12-04
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kamioka, Yuna
  • Shimodaira, Tomoyuki
  • Kodani, Kotaro

Abrégé

An interconnect substrate includes a core layer that is translucent, a first photoelectric conversion member disposed on a first surface of the core layer, a first interconnect layer electrically connected to the first photoelectric conversion member, a second photoelectric conversion member disposed on a second surface of the core layer that is opposite the first surface, and a second interconnect layer electrically connected to the second photoelectric conversion member, wherein the first photoelectric conversion member and the second photoelectric conversion member are arranged at such positions as to exchange optical signals with each other through the core layer.

Classes IPC  ?

  • H10F 55/00 - Dispositifs à semi-conducteurs sensibles au rayonnement couverts par les groupes , ou structurellement associés à des sources lumineuses électriques et électriquement ou optiquement couplés avec lesdites sources
  • H01L 23/15 - Substrats en céramique ou en verre
  • H01L 23/498 - Connexions électriques sur des substrats isolants

30.

SEMICONDUCTOR DEVICE

      
Numéro d'application 19210391
Statut En instance
Date de dépôt 2025-05-16
Date de la première publication 2025-11-27
Propriétaire Shinko Electric Industries Co., LTD. (Japon)
Inventeur(s) Koi, Kenichi

Abrégé

A semiconductor device includes a lower substrate, a semiconductor element mounted on an upper surface of the lower substrate, and an upper substrate arranged on an upper surface of the semiconductor element. The semiconductor element includes an electrode arranged on the upper surface of the semiconductor element. The semiconductor device includes via wirings and a wiring layer. The via wirings extend through the upper substrate in a thickness-wise direction and are connected to the electrode. The wiring layer is arranged on an upper surface of the upper substrate and is electrically connected to the electrode by the via wirings. The via wirings include two or more types of via wirings that differ from one another in planar size. The via wirings are arranged so that the planar size decreases from a peripheral portion of the semiconductor element toward a central portion of the semiconductor element in plan view.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants

31.

POLYMER OPTICAL WAVEGUIDE AND OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 19197080
Statut En instance
Date de dépôt 2025-05-02
Date de la première publication 2025-11-20
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Yanagisawa, Kenji

Abrégé

A polymer optical waveguide includes a core having an end surface, and a cladding provided around the core and having a first surface, wherein a recess is formed in the first surface. The end surface is exposed inside the recess, and the end surface is located at a position deeper than the first surface.

Classes IPC  ?

  • G02B 6/122 - Éléments optiques de base, p. ex. voies de guidage de la lumière
  • G02B 6/12 - Guides de lumièreDétails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p. ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré

32.

ELECTROSTATIC CHUCK AND SUBSTRATE FIXING DEVICE

      
Numéro d'application 19189915
Statut En instance
Date de dépôt 2025-04-25
Date de la première publication 2025-10-30
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Shiraiwa, Norio
  • Uruga, Keita
  • Kobayashi, Hiroyuki

Abrégé

An electrostatic chuck includes a base body having a placement surface on which a target object to be adsorbed is to be placed; and an electrostatic electrode embedded in the base body, wherein a surface of the base body opposite to the placement surface is a flat surface, and the placement surface is convex or concave with respect to the flat surface.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse

33.

SUBSTRATE FIXING DEVICE

      
Numéro d'application 19174527
Statut En instance
Date de dépôt 2025-04-09
Date de la première publication 2025-10-16
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Takada, Kazuya
  • Horiuchi, Haruki
  • Mori, Shigeki
  • Shiraiwa, Norio

Abrégé

A substrate fixing device includes a base plate, an electrostatic chuck fixed on the base plate, a first through hole penetrating the base plate in a thickness direction, a recess provided in a lower surface of the electrostatic chuck and communicating with the first through hole, an electrode built in the electrostatic chuck, a power supply terminal inserted into the first through hole and electrically connected to the electrode exposed from the recess, and a tubular insulating member inserted into the first through hole and surrounding an outer periphery of the power supply terminal. The tubular insulating member is formed to surround an entire outer peripheral surface of a portion of the power supply terminal disposed inside the first through hole. The tubular insulating member is formed to extend over an entire length of the first through hole in an axial direction. The tubular insulating member is a single member.

Classes IPC  ?

  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse
  • C23C 16/458 - Revêtement chimique par décomposition de composés gazeux, ne laissant pas de produits de réaction du matériau de la surface dans le revêtement, c.-à-d. procédés de dépôt chimique en phase vapeur [CVD] caractérisé par le procédé de revêtement caractérisé par le procédé utilisé pour supporter les substrats dans la chambre de réaction
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

34.

OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 19095363
Statut En instance
Date de dépôt 2025-03-31
Date de la première publication 2025-10-09
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Furuta, Yuji

Abrégé

An optical waveguide component includes a substrate having a first principal surface, an optical waveguide provided on the first principal surface and including a first core, and a first optical connector fixed to the substrate and including a first collimating lens. A first distance between a first principal point of the first collimating lens and a first end surface of the first core is equal to a first focal distance of the first collimating lens.

Classes IPC  ?

  • G02B 6/32 - Moyens de couplage optique ayant des moyens de focalisation par lentilles
  • G02B 6/02 - Fibres optiques avec revêtement

35.

OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 19097200
Statut En instance
Date de dépôt 2025-04-01
Date de la première publication 2025-10-09
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Furuta, Yuji

Abrégé

An optical waveguide component includes a substrate having a first principal surface, an optical waveguide provided on the first principal surface and including a first core, and a first optical connector fixed to the first principal surface. The first optical connector includes a first mirror provided on a first optical axis of the first core. The first mirror has a second optical axis inclined from the first optical axis, and is configured to reflect light incident from the first core as collimated light.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

36.

MANUFACTURING METHOD OF WIRING SUBSTRATE

      
Numéro d'application 19085617
Statut En instance
Date de dépôt 2025-03-20
Date de la première publication 2025-10-02
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Machida, Tomoaki

Abrégé

A manufacturing method of a wiring substrate includes laminating a seed layer on a top surface of a first insulating layer; forming, on a top surface of the seed layer, a pad that includes a pad main body, and a surface treatment layer that covers a top surface and a side surface of the pad main body, and that has a metal layer at least in part; forming a protective film that covers a surface of the pad and the top surface of the seed layer around the pad; forming a second insulating layer that covers a surface of the protective film on the top surface of the first insulating layer; forming a cavity that exposes the surface of the protective film in the second insulating layer by laser processing; removing the protective film; and removing a portion of the seed layer that does not overlap with the pad.

Classes IPC  ?

  • H05K 3/40 - Fabrication d'éléments imprimés destinés à réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H05K 3/00 - Appareils ou procédés pour la fabrication de circuits imprimés
  • H05K 3/28 - Application de revêtements de protection non métalliques
  • H05K 3/30 - Assemblage de circuits imprimés avec des composants électriques, p. ex. avec une résistance
  • H05K 3/34 - Connexions soudées

37.

SUBSTRATE WITH EMBEDDED ELECTRONIC COMPONENT AND METHOD OF MAKING THE SAME

      
Numéro d'application 19088023
Statut En instance
Date de dépôt 2025-03-24
Date de la première publication 2025-10-02
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sekijima, Shinichiro
  • Arai, Kenkichi
  • Matsuzawa, Satoshi
  • Kazama, Masataka

Abrégé

A substrate with an embedded electronic component includes a first substrate, a second substrate on which an electronic component is mounted, connecting member electrically and a substrate connecting a first pad of the first substrate and a second pad of the second substrate, wherein the first substrate is disposed opposite the second substrate across the electronic component, wherein the substrate connecting member includes a first core in contact with the first pad, a second core in contact with the first core and the second pad, and a conductive member covering the first core and the second core, and in contact with the first pad and the second pad, and wherein the first core and the second core are spherical, and a diameter of the second core is smaller than a diameter of the first core.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

38.

OPTICAL WAVEGUIDE COMPONENT AND METHOD OF MAKING OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 19088042
Statut En instance
Date de dépôt 2025-03-24
Date de la première publication 2025-10-02
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Mori, Kenichi

Abrégé

An optical waveguide component includes a substrate having a first surface, an optical waveguide disposed on the first surface, a projection formed on the first surface, a glass block including an optical fiber and including a recess into which the projection fits, wherein the optical waveguide and the optical fiber are optically coupled.

Classes IPC  ?

  • G02B 6/30 - Moyens de couplage optique pour usage entre fibre et dispositif à couche mince

39.

SUBSTRATE WITH EMBEDDED ELECTRONIC COMPONENT AND METHOD OF MAKING THE SAME

      
Numéro d'application 19088100
Statut En instance
Date de dépôt 2025-03-24
Date de la première publication 2025-10-02
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sekijima, Shinichiro
  • Kazama, Masataka
  • Matsuzawa, Satoshi
  • Arai, Kenkichi

Abrégé

A substrate with an embedded electronic component includes a first substrate, a second substrate on which an electronic component is mounted, a substrate connecting member electrically connecting a first pad of the first substrate and a second pad of the second substrate, an encapsulating resin filling a gap between the first substrate and the second substrate to cover the electronic component, wherein the first substrate is disposed opposite the second substrate across the electronic component, wherein a surface area of the second pad in contact with the substrate connecting member is larger than a surface area of the first pad in contact with the substrate connecting member, and wherein the substrate connecting member includes a first section whose width gradually narrows from a surface of the second pad toward a position between the first pad and a center of the substrate connecting member in a height direction in cross-sectional view.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

40.

WIRING SUBSTRATE

      
Numéro d'application 19072311
Statut En instance
Date de dépôt 2025-03-06
Date de la première publication 2025-09-18
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Yoshida, Tatsuro

Abrégé

A wiring substrate includes a glass core layer; first and second wiring layers on first and second surfaces, respectively, of the glass core layer; first and second organic insulating layers covering the first and second wiring layers, respectively; first dummy pads provided one in each of corner areas of the first surface and electrically independent of the first wiring layer, second dummy pads provided one in each of corner areas of the second surface and electrically independent of the second wiring layer, and dummy through vias piercing through the glass core layer to connect the first and second dummy pads. In each corner area of the first surface, the distance from the apex of the corner area to the center of the nearest dummy through via is less than or equal to 17 times the maximum width of the dummy through vias at the first surface in a plan view.

Classes IPC  ?

  • H05K 1/02 - Circuits imprimés Détails
  • H05K 1/03 - Emploi de matériaux pour réaliser le substrat

41.

MEASUREMENT APPARATUS AND MEASURING METHOD

      
Numéro d'application 19073557
Statut En instance
Date de dépôt 2025-03-07
Date de la première publication 2025-09-18
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Denda, Tatsuaki
  • Ikeda, Takumi

Abrégé

A measurement apparatus includes a substrate having a first surface and a second surface opposite the first surface, with a first electrode and a second electrode disposed on the first surface, and a metal plate positioned opposite the second surface of the substrate across a spacer, wherein the metal plate includes a region overlapping the first electrode and the second electrode in plan view.

Classes IPC  ?

  • G01N 27/22 - Recherche ou analyse des matériaux par l'emploi de moyens électriques, électrochimiques ou magnétiques en recherchant l'impédance en recherchant la capacité

42.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING INTERCONNECT SUBSTRATE

      
Numéro d'application 19062616
Statut En instance
Date de dépôt 2025-02-25
Date de la première publication 2025-09-04
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kamioka, Yuna
  • Kodani, Kotaro

Abrégé

An interconnect substrate includes a first interconnect layer having a first surface in which a recess is formed, an insulating layer that has a second surface facing the first surface and covers the first interconnect layer, a via hole overlapping the first interconnect layer in plan view and penetrating the insulating layer, and a second interconnect layer formed on the insulating layer and situated in contact with the first interconnect layer through the via hole.

Classes IPC  ?

  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 3/42 - Trous de passage métallisés
  • H05K 3/46 - Fabrication de circuits multi-couches

43.

HEAT STORAGE DEVICE

      
Numéro d'application 19051640
Statut En instance
Date de dépôt 2025-02-12
Date de la première publication 2025-09-04
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Michiwa, Kazuyoshi
  • Nagai, Koji
  • Watanabe, Takuya

Abrégé

A heat storage device includes a ceramic part, and a latent heat storage part provided inside the ceramic part. The ceramic part includes a first surface, a second surface opposite to the first surface, a third surface connecting the first surface and the second surface, and a first groove provided in the third surface and connected to the first surface and the second surface.

Classes IPC  ?

  • F28D 20/02 - Appareils ou ensembles fonctionnels d'accumulation de chaleur en généralAppareils échangeurs de chaleur de régénération non couverts par les groupes ou utilisant la chaleur latente
  • F28D 20/00 - Appareils ou ensembles fonctionnels d'accumulation de chaleur en généralAppareils échangeurs de chaleur de régénération non couverts par les groupes ou
  • F28F 21/04 - Structure des appareils échangeurs de chaleur caractérisée par l'emploi de matériaux spécifiés de céramiqueStructure des appareils échangeurs de chaleur caractérisée par l'emploi de matériaux spécifiés de bétonStructure des appareils échangeurs de chaleur caractérisée par l'emploi de matériaux spécifiés de pierre naturelle

44.

SUBSTRATE FIXING DEVICE

      
Numéro d'application 19068326
Statut En instance
Date de dépôt 2025-03-03
Date de la première publication 2025-09-04
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sato, Keita
  • Nishikawa, Riku

Abrégé

A substrate fixing device includes a ceramic base plate, a ceramic electrostatic chuck having a mounting surface on which an object to be sucked is mounted, and a first brazing part joining the base plate and the electrostatic chuck. The base plate is made of a ceramic material having a thermal expansion coefficient of 0±3 ppm/K at a room temperature. The electrostatic chuck is made of a ceramic material having a thermal expansion coefficient of 0±3 ppm/K at the room temperature.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse

45.

WIRING SUBSTRATE

      
Numéro d'application 19046857
Statut En instance
Date de dépôt 2025-02-06
Date de la première publication 2025-08-21
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Chino, Teruaki

Abrégé

A wiring substrate includes a first wiring layer located on an upper surface of a first insulating layer, a second insulating layer located on the first insulating layer and covering the first wiring layer, a via hole extending through the second insulating layer in a thickness-wise direction and exposing the first wiring layer, and a trench recessed from an upper surface of the second insulating layer. The wiring substrate further includes a via wiring filling the via hole, a conductive layer filling the trench, and a second wiring layer electrically connected to the first wiring layer by the via wiring and located on the upper surface of the second insulating layer. The trench does not extend through the second insulating layer in the thickness-wise direction. The trench is arranged peripheral to the via hole and separated from the via hole. The trench overlaps the second wiring layer in plan view.

Classes IPC  ?

  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 3/40 - Fabrication d'éléments imprimés destinés à réaliser des connexions électriques avec ou entre des circuits imprimés

46.

OPTICAL MODULE

      
Numéro d'application 19049175
Statut En instance
Date de dépôt 2025-02-10
Date de la première publication 2025-08-21
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Furuta, Yuji
  • Kaneda, Hisashi

Abrégé

An optical module includes a wiring substrate and an optical waveguide device mounted on the wiring substrate. The wiring substrate includes a core substrate, a wiring structure formed on an upper surface of the core substrate, and a notch extending through the wiring structure in a thickness direction and exposing a peripheral portion of the core substrate. The optical waveguide device is mounted on an upper surface of the wiring structure at a position proximate to the notch.

Classes IPC  ?

47.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING INTERCONNECT SUBSTRATE

      
Numéro d'application 19027748
Statut En instance
Date de dépôt 2025-01-17
Date de la première publication 2025-07-31
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Takeuchi, Akihiro

Abrégé

An interconnect substrate includes a first insulating layer having a first surface, a pad disposed on the first surface, a second insulating layer disposed on the first surface and covering the pad, the second insulating layer having a second surface facing the first surface and a third surface opposite the second surface, and a first interconnect layer disposed on the third surface, and a third insulating layer disposed on the third surface and covering the first: interconnect layer, wherein a recess penetrates the first insulating layer and the second insulating layer and has an end surface in the third insulating layer, and wherein an opening is formed in the first insulating layer, and the pad is exposed through the opening.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/66 - Adaptations pour la haute fréquence

48.

SUBSTRATE FIXING DEVICE

      
Numéro d'application 19039442
Statut En instance
Date de dépôt 2025-01-28
Date de la première publication 2025-07-31
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Yamakami, Madoka
  • Sunohara, Masahiro

Abrégé

A substrate fixing device includes a base plate, a first adhesive layer, and an electrostatic chuck mounted on the base plate via the first adhesive layer. The electrostatic chuck includes a first base body made of a ceramic material as a main component, a second adhesive layer, a second base body having a placement surface for mounting a target object to be adsorbed, disposed on the first base body via the second adhesive layer, and made of a ceramic material as a main component, and an electrostatic electrode built in the second base body, and the first base body is disposed on the first adhesive layer.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
  • H01L 21/687 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension en utilisant des moyens mécaniques, p. ex. mandrins, pièces de serrage, pinces

49.

SEMICONDUCTOR DEVICE

      
Numéro d'application 18999101
Statut En instance
Date de dépôt 2024-12-23
Date de la première publication 2025-06-26
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sekijima, Shinichiro

Abrégé

A semiconductor device includes a wiring substrate, a semiconductor element, a bonding member bonding connection pads of the wiring substrate and electrode pads of the semiconductor element, and an encapsulation resin provided between the wiring substrate and the semiconductor element. The connection pads each include a first body, first projections projecting from the first body toward a central region of the semiconductor element, and a first recess. The bonding members each include a second body, second projections projecting from the second body toward the central region, and a second recess. A first space surrounded by the upper surface of the substrate body, the wall surface of the first recess, the wall surface of the second recess, and the lower surface of each of the electrode pads is open in a single direction.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants

50.

LEAD FRAME AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18982156
Statut En instance
Date de dépôt 2024-12-16
Date de la première publication 2025-06-26
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Hayashi, Shintaro

Abrégé

A lead frame includes a plurality of terminal portions including a first terminal portion, wherein the first portion has an upper surface and at least one side surface, and includes a plurality of bonding areas that are defined on the upper surface within a mounting region where a semiconductor chip is to be mounted, the bonding areas being designated for bonding with respective electrodes of the semiconductor chip, and a recess that is provided between adjacent bonding areas among the plurality of bonding areas and that opens on the upper surface, the recess reaching the at least one side surface.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

51.

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

      
Numéro d'application 18982708
Statut En instance
Date de dépôt 2024-12-16
Date de la première publication 2025-06-26
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Yumoto, Takumi
  • Fujii, Satoshi

Abrégé

A semiconductor device includes an insulation base material, a wiring layer, a via, and a semiconductor element. The insulation base material includes an insulating layer including an adhesive agent layer formed on one surface of the insulating layer. The wiring layer is formed on the one surface of the adhesive agent layer. The via is separately formed from the wiring layer, and penetrates through the insulating layer and the adhesive agent layer, to be connected with the wiring layer. The via includes conductive sintered material. The semiconductor element is connected with another end of the via on an opposite side of one end of the via, the one end being connected with the wiring layer, on another surface of the insulating layer.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés

52.

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

      
Numéro d'application 18982782
Statut En instance
Date de dépôt 2024-12-16
Date de la première publication 2025-06-26
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Nishihara, Yoichi

Abrégé

A semiconductor device includes an insulation base material, a wiring layer, a via, and a semiconductor element. The insulation base material includes an insulating layer including an adhesive agent layer formed on one surface of the insulating layer. The wiring layer is formed on the one surface of the adhesive agent layer. The via is separately formed from the wiring layer and penetrates through the insulating layer and the adhesive agent layer, to be connected with the wiring layer. The semiconductor element is connected, via a sintered material, with another end of the via on an opposite side of one end of the via, the one end being connected with the wiring layer, on another surface of the insulating layer.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

53.

OPTICAL WAVEGUIDE COMPONENT

      
Numéro d'application 18987527
Statut En instance
Date de dépôt 2024-12-19
Date de la première publication 2025-06-26
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Yanagisawa, Kenji

Abrégé

An optical waveguide component includes optical fibers each having a first end and a second end, and a support member configured to support the optical fibers. The support member includes a base including a first surface, a first protruding portion protruding from the first surface in a first direction perpendicular to the first surface, and a second protruding portion protruding from the first surface in the first direction at a position separated from the first protruding portion. The first protruding portion includes first grooves respectively configured to accommodate the first end of each optical fiber, and the second protruding portion includes second grooves respectively configured to accommodate the second end of each optical fiber. A pitch of the second grooves is larger than a pitch of the first grooves.

Classes IPC  ?

54.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 18971694
Statut En instance
Date de dépôt 2024-12-06
Date de la première publication 2025-06-19
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Arai, Takashi

Abrégé

An interconnect substrate includes a first insulating layer having a cavity formed therein, an electronic component including an insulating substrate and a pad provided on one side of the insulating substrate, the electronic component being arranged in the cavity, with the pad facing an opening of the cavity, and a second insulating layer disposed on the first insulating layer and in the cavity, wherein an upper surface and side surfaces of the pad have areas situated outside the insulating substrate, wherein at least a part of the areas is covered with the second insulating layer, and wherein a roughness a surface of the pad covered with the second insulating layer is larger than a roughness of a surface of the pad not covered with the second insulating layer.

Classes IPC  ?

  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
  • H01L 23/528 - Configuration de la structure d'interconnexion

55.

OPTICAL WAVEGUIDE DEVICE AND SUBSTRATE WITH OPTICAL WAVEGUIDES

      
Numéro d'application 18971830
Statut En instance
Date de dépôt 2024-12-06
Date de la première publication 2025-06-19
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Furuta, Yuji

Abrégé

An optical waveguide device includes a first and a second silicon photonics chip, an optical waveguide, and an encapsulation resin. The optical waveguide includes a core layer and a first and a second cladding layer. The core layer has a first and a second end portion optically coupled with a first and a second silicon waveguide, respectively, on surfaces of the first and the second silicon photonics chip. The first cladding layer covers a surface of the core layer between the first and the second end portion, and is thinner than the first and the second silicon photonics chip. The second cladding layer is stacked on the first cladding layer and covers the surfaces of the first and the second silicon photonics chip and the core layer. The encapsulation resin is stacked on the first cladding layer and covers the first and the second silicon photonics chip.

Classes IPC  ?

  • G02B 6/12 - Guides de lumièreDétails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p. ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré

56.

SEMICONDUCTOR DEVICE

      
Numéro d'application 18973394
Statut En instance
Date de dépôt 2024-12-09
Date de la première publication 2025-06-12
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sekijima, Shinichiro

Abrégé

A semiconductor device includes a wiring substrate, a semiconductor element mounted on the wiring substrate, and a heat dissipation plate arranged above the semiconductor element. The semiconductor device further includes an encapsulation resin that encapsulates the semiconductor element and fills a gap between the wiring substrate and the heat dissipation plate. The heat dissipation plate includes a main body that overlaps the semiconductor element in plan view, and a lead that projects outward from the main body. The lead is thinner than the main body. The encapsulation resin includes an upper surface located downward from an upper surface of the main body. The encapsulation resin covers an upper surface of the lead and part of a side surface of the main body. The encapsulation resin exposes an entirety of the upper surface of the main body and an upper portion of the side surface of the main body.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

57.

WIRING BOARD AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18958363
Statut En instance
Date de dépôt 2024-11-25
Date de la première publication 2025-06-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Taneda, Hiroshi
  • Shimizu, Noriyoshi
  • Nakabayashi, Yoko

Abrégé

A wiring board has a first interconnect structure including a first interconnect layer, a first insulating layer, and an electronic component embedded in the first insulating layer, and a second interconnect structure including a second interconnect layer and a second insulating layer, and laminated on one side of the first interconnect structure. The second interconnect layer has an interconnect density higher than an interconnect density of the first interconnect layer. The first interconnect layer includes a pad having a portion exposed from the first insulating layer. In a plan view, the first insulating layer includes a first region in which the pad is disposed, and a second region located on an outer periphery of the first region. The electronic component is disposed in the second region, and is electrically connected to the second interconnect layer.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides

58.

SEMICONDUCTOR DEVICE

      
Numéro d'application 18960054
Statut En instance
Date de dépôt 2024-11-26
Date de la première publication 2025-05-29
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Murayama, Kei
  • Kaneko, Amane
  • Aizawa, Mitsuhiro
  • Nishihara, Yoichi
  • Yumoto, Takumi
  • Koi, Kenichi
  • Kurihara, Takashi
  • Bando, Koji
  • Tokutake, Jumpei

Abrégé

A semiconductor device includes a semiconductor element, a first organic substrate covering an edge of an electrode pad of the semiconductor element, a first wiring layer arranged on an upper surface of the first organic substrate, and a conductive layer formed on a lower surface of the semiconductor element. The semiconductor device further includes a second organic substrate covering an edge of the conductive layer, and an encapsulation resin encapsulating the semiconductor element between the first and second organic substrates. The conductive layer includes an electrode pad. The first organic substrate includes a first substrate body and a first adhesive layer formed on the first substrate body and adhered to the upper surface of the semiconductor element. The second organic substrate includes a second substrate body and a second adhesive layer formed on the second substrate body and adhered to a lower surface of the conductive layer.

Classes IPC  ?

  • H01L 23/14 - Supports, p. ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

59.

INTERCONNECT SUBSTRATE

      
Numéro d'application 18944453
Statut En instance
Date de dépôt 2024-11-12
Date de la première publication 2025-05-22
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Tsukahara, Makoto
  • Murayama, Kei
  • Machida, Yoshihiro
  • Taneda, Hiroshi
  • Sumi, Tatsuki

Abrégé

An interconnect substrate includes n insulating layers (n≥2), two opposing conductors arranged across the n insulating layers, and first and second post-walls each connecting the two a conductors, wherein post-wall waveguide is constituted at least by the two conductors and the first and second post-walls, which define a zone serving as a transmission path, wherein each of the first and second post-walls includes columnar portions each made by stacking pads and via interconnects penetrating the insulating layers, each pad being positioned between two vertically adjacent via interconnects, the columnar portions being arranged at a predetermined interval along a first direction for transmitting electromagnetic waves, and wherein in each of the first and second post-walls, the pads include two or more connecting pads, each being arranged in contact with an m-th insulating layer (1≤m≤n−1) and connecting two or more via interconnects arrayed along the first direction in the m-th insulating layer.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/66 - Adaptations pour la haute fréquence

60.

OPTICAL WAVEGUIDE DEVICE

      
Numéro d'application 18949099
Statut En instance
Date de dépôt 2024-11-15
Date de la première publication 2025-05-22
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Yamamoto, Kazunao

Abrégé

An optical waveguide device has a first optical waveguide, a second optical waveguide, and an adhesive layer. The first optical waveguide has: a first cladding; and a first core having a distal end portion exposed from the first cladding. The second optical waveguide has: a second cladding; and a second core having a distal end portion exposed from the second cladding. The adhesive layer adheres the first optical waveguide and the second optical waveguide in a state where the distal end portions of the first core and of the second core have been arranged to partially overlap each other. The adhesive layer covers lateral surfaces of the distal end portions of the first core and of the second core and has a refractive index closer to refractive indexes of the first cladding and the second cladding than to refractive indexes of the first core and the second core.

Classes IPC  ?

61.

ELECTROSTATIC CHUCK AND SUBSTRATE FIXING DEVICE

      
Numéro d'application 18940314
Statut En instance
Date de dépôt 2024-11-07
Date de la première publication 2025-05-15
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Kobayashi, Hiroyuki

Abrégé

An electrostatic chuck includes a base body having a first surface and a second surface opposite to the first surface, a plurality of first electrodes and a plurality of second electrodes embedded in the base body, and a plurality of third electrodes exposed from the first surface and provided between the first electrodes and the second electrodes adjacent to each other in the base body. A plurality of protrusions are formed on the first surface. The third electrodes are provided at positions offset from the protrusions in a plan view perpendicular to the first surface.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse

62.

CERAMIC SUBSTRATE, ELECTROSTATIC CHUCK AND SUBSTRATE FIXING DEVICE

      
Numéro d'application 18943163
Statut En instance
Date de dépôt 2024-11-11
Date de la première publication 2025-05-15
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Hori, Ryosuke

Abrégé

A ceramic substrate includes a first phase made of alumina, and a second phase made of yttrium aluminum garnet containing silicon.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse

63.

ADHESIVE SHEET AND HEAT DISSIPATION MEMBER

      
Numéro d'application JP2024039730
Numéro de publication 2025/100510
Statut Délivré - en vigueur
Date de dépôt 2024-11-08
Date de publication 2025-05-15
Propriétaire
  • SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
  • AJINOMOTO CO., INC. (Japon)
Inventeur(s)
  • Nagasawa, Takamasa
  • Oohashi, Satoru
  • Okuno, Manami

Abrégé

This adhesive sheet has a pair of adhesive layers and a plurality of linear heat conductors. The pair of adhesive layers are formed using a resin composition and face each other. One end of each of the plurality of heat conductors is covered by one of the pair of adhesive layers, and the other end of each of the plurality of heat conductors is covered by the other of the pair of adhesive layers. The resin composition contains (A) a thermosetting resin, (B) a thermoplastic resin having a glass transition temperature of 50°C or higher, and (C) a thermoplastic resin having a glass transition temperature of less than 50°C.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • B82Y 30/00 - Nanotechnologie pour matériaux ou science des surfaces, p. ex. nanocomposites
  • H01L 23/36 - Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p. ex. dissipateurs de chaleur
  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

64.

ELECTRONIC COMPONENT-INCORPORATING SUBSTRATE

      
Numéro d'application 18931372
Statut En instance
Date de dépôt 2024-10-30
Date de la première publication 2025-05-08
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sekijima, Shinichiro

Abrégé

An electronic component-incorporating substrate includes a first substrate, a second substrate arranged above the first substrate, a spacer member electrically connecting the first substrate and the second substrate, an electronic component mounted on the first substrate and disposed between the first substrate and the second substrate, a heat dissipation plate disposed between the first substrate and the second substrate, and an encapsulation resin filling a gap between the first substrate and the second substrate and encapsulating the electronic component. The encapsulation resin includes a first outer side surface. At least both of an upper surface and a lower surface of the heat dissipation plate are embedded in the encapsulation resin. The heat dissipation plate does not overlap the spacer member in plan view. The heat dissipation plate includes a second outer side surface exposed from the first outer side surface of the encapsulation resin.

Classes IPC  ?

  • H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p. ex. pistons
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/16 - Matériaux de remplissage ou pièces auxiliaires dans le conteneur, p. ex. anneaux de centrage
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H05K 1/02 - Circuits imprimés Détails
  • H05K 1/14 - Association structurale de plusieurs circuits imprimés

65.

OPTICAL WAVEGUIDE DEVICE

      
Numéro d'application 18928655
Statut En instance
Date de dépôt 2024-10-28
Date de la première publication 2025-05-01
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Kaneda, Hisashi

Abrégé

An optical waveguide device includes a substrate and an optical waveguide on a surface of the substrate. The optical waveguide includes a first core layer, a second core layer, and a cladding layer covering the first core layer and the second core layer. The first core layer includes a first part at a first height from the surface of the substrate and a second part at a second height from the surface of the substrate. The second height is smaller than the first height. The second core layer is spaced apart from the first core layer and crosses the first core layer in a plan view.

Classes IPC  ?

  • G02B 6/02 - Fibres optiques avec revêtement
  • G02B 6/12 - Guides de lumièreDétails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p. ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré

66.

ELECTRONIC COMPONENT-INCORPORATING SUBSTRATE

      
Numéro d'application 18926683
Statut En instance
Date de dépôt 2024-10-25
Date de la première publication 2025-05-01
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Sekijima, Shinichiro

Abrégé

An electronic component-incorporating substrate includes a first substrate, a second substrate, a spacer member, an electronic component, and an encapsulation resin. The first substrate includes a first connection pad. The second substrate includes a second connection pad that faces the first connection pad. The spacer member electrically connects the first connection pad and the second connection pad. The electronic component is mounted on the first substrate and is disposed between the first substrate and the second substrate. The encapsulation resin fills a gap between the first substrate and the second substrate and encapsulates the electronic component. The spacer member includes a spherical solder core ball and a solder layer that covers a circumference of the solder core ball. A melting point of the solder layer is lower than a melting point of the solder core ball.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

67.

OPTICAL WAVEGUIDE DEVICE AND OPTICAL WAVEGUIDE-MOUNTED SUBSTRATE

      
Numéro d'application 18927184
Statut En instance
Date de dépôt 2024-10-25
Date de la première publication 2025-05-01
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Yamamoto, Kazunao
  • Kaneda, Hisashi

Abrégé

An optical waveguide device includes a silicon photonic chip having a main surface and including a silicon waveguide and an electrode, the silicon waveguide and the electrode being disposed on a same side of the silicon photonic chip as the main surface, and an optical waveguide laminated on the main surface of the silicon photonic chip, wherein the optical waveguide includes a core layer optically coupled to the silicon waveguide, a cladding layer having a first surface and a second surface opposite the first surface, the first surface being in contact with the main surface, the cladding layer covering at least a portion of the core layer, and a through interconnect penetrating the cladding layer and having one end surface connected to the electrode and another end surface exposed at the second surface.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

68.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING THE SAME

      
Numéro d'application 18912838
Statut En instance
Date de dépôt 2024-10-11
Date de la première publication 2025-04-17
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Yukiiri, Yuji
  • Nakamura, Kenta

Abrégé

An interconnect substrate includes a first interconnect layer, an insulating layer formed on the interconnect layer and containing a filler, a via hole penetrating the insulating layer and reaching an upper surface of the first interconnect layer, and a second interconnect layer filling the via hole and electrically connected to the first interconnect layer, wherein the insulating layer includes a first layer covering the first interconnect layer and a second layer laminated on, and thinner than, the first layer, an amount of the filler in the second layer being smaller than in the first layer, an inner surface of the via hole being inclined relative to a direction perpendicular to the upper surface, an angle of the inner surface of the via hole in the first layer with respect to the upper surface being larger than an angle of the inner surface of the via hole in the second layer.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H05K 1/03 - Emploi de matériaux pour réaliser le substrat
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

69.

WIRING BOARD

      
Numéro d'application 18902065
Statut En instance
Date de dépôt 2024-09-30
Date de la première publication 2025-04-10
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sumi, Tatsuki
  • Murayama, Kei
  • Machida, Yoshihiro
  • Taneda, Hiroshi
  • Tsukahara, Makoto

Abrégé

A wiring board includes a layered structure and a waveguide. The layered structure include multiple insulating layers that are laminated. The waveguide is formed inside the layered structure. The waveguide includes a pair of conductive layers, and multiple conductive pillars. The pair of the conductive layers face each other in a lamination direction of the insulating layers. The multiple conductive pillars are arranged in two rows along a propagation direction of electromagnetic waves between the pair of the conductive layers, and connects the pair of the conductive layers. The respective conductive pillars include multiple connection pads and a via. The connection pads are laminated between the pair of the conductive layers. The via connects the connection pads of adjacent layers, and has a cross-section perpendicular to the lamination direction in a rectangular shape.

Classes IPC  ?

  • H05K 1/02 - Circuits imprimés Détails
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 3/06 - Élimination du matériau conducteur par voie chimique ou électrolytique, p. ex. par le procédé de photo-décapage
  • H05K 3/40 - Fabrication d'éléments imprimés destinés à réaliser des connexions électriques avec ou entre des circuits imprimés

70.

LEAD FRAME AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18901224
Statut En instance
Date de dépôt 2024-09-30
Date de la première publication 2025-04-03
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kobayashi, Konosuke
  • Kaneko, Kentaro
  • Maruyama, Toru
  • Sonehara, Kesayuki
  • Muramatsu, Masato
  • Miyazawa, Takuya

Abrégé

A lead frame has inner leads arranged in a first direction, and each inner lead includes a first main surface parallel to the first direction, an end surface connecting to the first main surface, a first side surface connecting to the first main surface and to the end surface, and a second side surface connected to the first main surface and to the first side surface. In a plan view perpendicular to the first main surface, an angle between a first imaginary straight line including a first line of intersection between the first main surface and the end surface, and a second imaginary straight line including a second line of intersection between the first main surface and the second side surface, is less than 90 degrees on a side of each inner lead.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

71.

WIRING BOARD AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18884616
Statut En instance
Date de dépôt 2024-09-13
Date de la première publication 2025-04-03
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Shimodaira, Tomoyuki
  • Oi, Kiyoshi
  • Kondo, Hitoshi

Abrégé

A wiring board includes a first interconnect structure including a first interconnect layer and a first insulating layer, a second interconnect structure, including a second interconnect layer and a second insulating layer, and laminated on one side of the first interconnect structure, and a third interconnect structure, including a third interconnect layer and a third insulating layer, and laminated on the other side of the first interconnect structure. The second interconnect layer has an interconnect density higher than those of the first and the third interconnect layers. The first insulating layer has a through hole penetrating the first insulating layer, and an electronic component electrically connected to the second interconnect layer is disposed inside the through hole. An embedding resin covering the electronic component is provided inside the through hole, and extends to cover the first insulating layer and fills in between the first and second insulating layers.

Classes IPC  ?

  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/64 - Dispositions relatives à l'impédance
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 3/42 - Trous de passage métallisés

72.

SUBSTRATE FIXING DEVICE

      
Numéro d'application 18886132
Statut En instance
Date de dépôt 2024-09-16
Date de la première publication 2025-03-20
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sato, Keita
  • Nishikawa, Riku

Abrégé

A substrate fixing device includes a ceramic base plate, a ceramic electrostatic chuck having a mounting surface on which a target object to be adsorbed is mounted, and an adhesion layer bonding the base plate and the electrostatic chuck.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

73.

INTERCONNECT SUBSTRATE AND METHOD OF MAKING INTERCONNECT SUBSTRATE

      
Numéro d'application 18825159
Statut En instance
Date de dépôt 2024-09-05
Date de la première publication 2025-03-13
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Uchida, Kensuke

Abrégé

An interconnect substrate includes a first interconnect layer having a surface, the surface including a first region and a second region, an adhesion enhancing film covering the second region, an insulating layer formed on the adhesion enhancing film, a via hole formed through the insulating layer and the adhesion enhancing film to reach the first region, and a second interconnect layer formed on the insulating layer and in contact with the first region through the via hole, wherein a roughness of the first region is higher than a roughness of the second region.

Classes IPC  ?

  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

74.

WIRING BOARD, SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING WIRING BOARD

      
Numéro d'application 18828389
Statut En instance
Date de dépôt 2024-09-09
Date de la première publication 2025-03-13
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Hirabayashi, Keiichi

Abrégé

A wiring board includes a core board, a first interconnect structure, a second interconnect structure, and a through-hole. The core board includes an interconnect layer that is formed on an upper surface and a lower surface of a substrate. The first interconnect structure includes an interconnect layer and an insulating layer that are layered on the core board. The second interconnect structure includes an interconnect layer and an insulating layer that are layered on the core board. The through-hole penetrates the insulating layer of the second interconnect structure and the substrate of the core board to a pad that is contained in the interconnect layer of the core board or penetrates the insulating layer of the second interconnect structure, the substrate of the core board, and the insulating layer of the first interconnect structure to a pad that is contained in the interconnect layer of the first interconnect structure.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

75.

OPTICAL WAVEGUIDE DEVICE

      
Numéro d'application 18824111
Statut En instance
Date de dépôt 2024-09-04
Date de la première publication 2025-03-13
Propriétaire
  • SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
  • KEIO UNIVERSITY (Japon)
Inventeur(s)
  • Furuta, Yuji
  • Ishigure, Takaaki
  • Kondo, Fumimasa

Abrégé

An optical waveguide device includes a substrate, a first waveguide disposed on or in the substrate, and a second waveguide disposed on a first surface of the substrate, wherein the second waveguide includes a core and a cladding covering the core, wherein throughout an entirety of a predetermined region, a portion of the core overlaps the first waveguide when viewed from a direction normal to the first surface, in wherein the predetermined region, the core has a bottom surface in contact with the first surface and a convex surface connected to the bottom surface, and wherein the core includes a portion whose thickness gradually decreases from a widthwise center to widthwise ends in a transverse cross-sectional view.

Classes IPC  ?

76.

SEMICONDUCTOR DEVICE

      
Numéro d'application 18824234
Statut En instance
Date de dépôt 2024-09-04
Date de la première publication 2025-03-13
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Kaneda, Hisashi

Abrégé

A semiconductor device includes a first substrate, a second substrate spaced apart from the first substrate, a first semiconductor element mounted on an upper surface of the first substrate and an upper surface of the second substrate so as to extend across the first substrate and the second substrate, a second semiconductor element mounted on the upper surface of the second substrate, and a third semiconductor element mounted on a lower surface of the second substrate. The third semiconductor element overlaps the second semiconductor element in plan view.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
  • H01L 23/36 - Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p. ex. dissipateurs de chaleur
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des sous-classes , , , , ou , p. ex. circuit hybrides

77.

SEMICONDUCTOR DEVICE

      
Numéro d'application 18392048
Statut En instance
Date de dépôt 2023-12-21
Date de la première publication 2025-03-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Murayama, Kei

Abrégé

A semiconductor device includes a semiconductor element provided on a wiring board including a first signal pad, and a pair of first ground pads spaced apart from the first signal pad, arranged so as to sandwich the first signal pad and oppose each other in a plan view. The semiconductor element includes a second signal pad, and a pair of second ground pads spaced apart from the second signal pad and sandwiching the second signal pad and oppose each other. The second signal pad includes a first bump electrically connected to the first signal pad through a first bonding part. The pair of second ground pads includes second and third bumps. The third bump is closer to the second signal pad than the second bump, and at least the second bump is electrically connected to each of the pair of first ground pads through a second bonding part.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

78.

Heat storage device, power generator, and heat generator

      
Numéro d'application 18813272
Numéro de brevet 12523433
Statut Délivré - en vigueur
Date de dépôt 2024-08-23
Date de la première publication 2025-03-06
Date d'octroi 2026-01-13
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Horiuchi, Michio

Abrégé

A heat storage device includes a ceramic part having a closed space therein, a latent heat storage provided inside the closed space, an electric heater provided inside the ceramic part and configured to heat the latent heat storage, a heat insulating member covering the ceramic part, and a power supply part configured to supply electric power to the electric heater.

Classes IPC  ?

  • F28D 20/02 - Appareils ou ensembles fonctionnels d'accumulation de chaleur en généralAppareils échangeurs de chaleur de régénération non couverts par les groupes ou utilisant la chaleur latente
  • F28D 20/00 - Appareils ou ensembles fonctionnels d'accumulation de chaleur en généralAppareils échangeurs de chaleur de régénération non couverts par les groupes ou

79.

STACKED WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18817574
Statut En instance
Date de dépôt 2024-08-28
Date de la première publication 2025-03-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Tsukamoto, Kosuke

Abrégé

A stacked wiring substrate includes a first wiring substrate and a second wiring substrate mounted on the first wiring substrate. The first wiring substrate includes a first wiring layer, a first insulating layer covering the first wiring layer, a second wiring layer stacked on an upper surface of the first insulating layer and electrically connected to the first wiring layer, a second insulating layer stacked on the upper surface of the first insulating layer and covering the second wiring layer, and a first electrode pad stacked on an upper surface of the second insulating layer and electrically connected to the second wiring layer. The second wiring substrate includes a wiring structure having a higher wiring density than the first wiring substrate, and a second electrode pad connected to the first electrode pad. The second insulating layer is thinner than the first insulating layer.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

80.

WIRING BOARD AND LAMINATED WIRING BOARD

      
Numéro d'application 18819430
Statut En instance
Date de dépôt 2024-08-29
Date de la première publication 2025-03-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Kobayashi, Yoshihiro

Abrégé

A wiring board includes a first wiring structure and a second wiring structure. The first wiring structure includes: a mounting surface for a semiconductor element; and a back surface on an opposite side of the mounting surface. The second wiring structure is formed on the back surface of the first wiring structure. The first wiring structure further includes thin film layers, a cavity, an electronic component, and a filling resin layer. The thin film layers include laminated wiring layers and laminated insulating layers. The cavity is formed by cutting out at least one of the insulating layers of the thin film layers in a direction toward the mounting surface. The electronic component is located in the cavity. The filling resin layer fills the cavity, and further covers the electronic component.

Classes IPC  ?

  • H05K 1/02 - Circuits imprimés Détails
  • H05K 3/00 - Appareils ou procédés pour la fabrication de circuits imprimés
  • H05K 3/42 - Trous de passage métallisés
  • H05K 3/46 - Fabrication de circuits multi-couches

81.

WIRING BOARD

      
Numéro d'application 18822905
Statut En instance
Date de dépôt 2024-09-03
Date de la première publication 2025-03-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Nishiyama, Takashi

Abrégé

A wiring board includes a first insulating layer, a first interconnect layer formed on the first insulating layer, a second insulating layer formed on the first interconnect layer, an opening penetrating the second insulating layer and exposing an upper surface of the first interconnect layer, and a second interconnect layer that is an outermost interconnect layer disposed inside the opening and electrically connected to the first interconnect layer.

Classes IPC  ?

  • H05K 3/46 - Fabrication de circuits multi-couches
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés
  • H05K 3/42 - Trous de passage métallisés

82.

WIRING BOARD AND LAMINATED WIRING BOARD

      
Numéro d'application 18819479
Statut En instance
Date de dépôt 2024-08-29
Date de la première publication 2025-03-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Kobayashi, Yoshihiro

Abrégé

A wiring board includes a first wiring structure and a second wiring structure. The first wiring structure includes a mounting surface for a semiconductor element and a back surface on an opposite side of the mounting surface. The second wiring structure is formed on the back surface of the first wiring structure. The second wiring structure includes a reinforcing insulating layer, a cavity, an electronic component, and a filled resin layer. The reinforcing insulating layer is formed on the back surface of the first wiring structure. The cavity is formed by cutting off the reinforcing insulating layer in a direction toward the back surface of the first wiring structure. The electronic component is arranged in the cavity. The filled resin layer is filled in the cavity and covers the electronic component.

Classes IPC  ?

  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

83.

SEMICONDUCTOR DEVICE

      
Numéro d'application 18822938
Statut En instance
Date de dépôt 2024-09-03
Date de la première publication 2025-03-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Nishihara, Yoichi

Abrégé

A semiconductor device includes a wiring substrate and a semiconductor element. The wiring substrate includes an insulating layer and a wiring layer. The semiconductor element includes a first electrode and is fixed to the wiring substrate with the first electrode facing the wiring substrate. The wiring layer includes a first wiring pattern on a surface of the insulating layer on the opposite side from the semiconductor element. The wiring layer further includes a first via interconnect. The first via interconnect is formed of a sintering material of metal and fills in a first through hole piercing through the first wiring pattern and the insulating layer to expose the first electrode. The first via interconnect electrically connects the first wiring pattern and the first electrode.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

84.

WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18822967
Statut En instance
Date de dépôt 2024-09-03
Date de la première publication 2025-03-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kobayashi, Yuki
  • Yamasaki, Tomoo

Abrégé

A wiring substrate includes an insulating layer and a protruding electrode. The insulating layer has a recess formed in the upper surface of the insulating layer. The protruding electrode is partly buried in the insulating layer to protrude in the recess. The width of the protruding electrode is constant in a sectional view of the protruding electrode. The upper surface of the protruding electrode is positioned lower than the upper surface of the insulating layer.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

85.

SEMICONDUCTOR APPARATUS

      
Numéro d'application 18805969
Statut En instance
Date de dépôt 2024-08-15
Date de la première publication 2025-02-27
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Murayama, Kei

Abrégé

A semiconductor apparatus includes three or more semiconductor devices connected in parallel with each other and an interconnect substrate arranged on the semiconductor devices, wherein the semiconductor devices have respective control electrodes and are switched by a voltage applied to the control electrodes, wherein the interconnect substrate includes an insulating layer and a first interconnect pattern arranged on an opposite side of the insulating layer from the semiconductor devices and connecting the control electrodes of the semiconductor devices, wherein the first interconnect pattern includes a same number of interconnects of equal length as the semiconductor devices, and a voltage input point configured to receive a voltage applied to the control electrodes via the interconnects of equal length, and wherein the control electrodes of the semiconductor devices are connected to the voltage input point only by the interconnects of equal length, which extend in different directions from the voltage input point.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants

86.

WIRING SUBSTRATE

      
Numéro d'application 18795429
Statut En instance
Date de dépôt 2024-08-06
Date de la première publication 2025-02-20
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Nishiyama, Takashi
  • Akiyama, Yoshiki

Abrégé

A wiring substrate includes a first wiring layer, a first insulating layer, and a second wiring layer. The first insulating layer covers the first wiring layer. The second wiring layer is formed on an upper surface of the first insulating layer and is electrically connected to the first wiring layer. The upper surface of the first insulating layer includes a first roughened surface, and a second roughened surface having a greater roughness than the first roughened surface. The second roughened surface includes a wrinkle pattern resulting from buckling. A volume percent of the first wiring layer located in a first region that overlaps the first roughened surface in plan view is greater than a volume percent of the first wiring layer located in a second region that overlaps the second roughened surface in plan view.

Classes IPC  ?

  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants

87.

LEAD FRAME, SEMICONDUCTOR DEVICE, AND LEAD FRAME MANUFACTURING METHOD

      
Numéro d'application 18793304
Statut En instance
Date de dépôt 2024-08-02
Date de la première publication 2025-02-13
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kaneko, Kentaro
  • Kure, Muneaki
  • Maruyama, Toru

Abrégé

A lead frame includes a lead, a connection portion, and a plating film. The lead includes an upper surface and a lower surface, and a width of the upper surface is larger than a width of the lower surface. The connection portion is arranged on the upper surface and serves as a connection portion for a semiconductor element. The plating film covers a surface of the lead.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

88.

WIRING BOARD AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18798016
Statut En instance
Date de dépôt 2024-08-08
Date de la première publication 2025-02-13
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Uchida, Kensuke

Abrégé

A wiring board includes an insulating layer and a connection terminal that is formed on a surface of the insulating layer. The connection terminal includes a metal pad that is embedded in the insulating layer and a plated layer that covers an end face of the pad that is exposed on the surface of the insulating layer. The end face of the pad is depressed in a concave surface form to a position lower than the surface of the insulating layer and a surface of the plated layer on a side opposite to a surface making contact with the end face of the pad is depressed in the concave surface form toward the end face.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

89.

LATENT HEAT STORAGE UNIT

      
Numéro d'application 18779783
Statut En instance
Date de dépôt 2024-07-22
Date de la première publication 2025-02-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Horiuchi, Michio

Abrégé

A latent heat storage unit includes a ceramic part made of a polycrystalline body and having a closed space formed therein and a metal part provided in the closed space and containing boron, wherein a melting point of the metal part is 1100° C. or higher.

Classes IPC  ?

  • F28D 20/02 - Appareils ou ensembles fonctionnels d'accumulation de chaleur en généralAppareils échangeurs de chaleur de régénération non couverts par les groupes ou utilisant la chaleur latente

90.

LATENT HEAT STORAGE UNIT

      
Numéro d'application 18782907
Statut En instance
Date de dépôt 2024-07-24
Date de la première publication 2025-02-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Horiuchi, Michio

Abrégé

A latent heat storage unit includes a ceramic part made of a polycrystalline body and having a closed space formed therein and a metal part provided in the closed space and containing 50% or more silicon by mass.

Classes IPC  ?

  • F28D 20/02 - Appareils ou ensembles fonctionnels d'accumulation de chaleur en généralAppareils échangeurs de chaleur de régénération non couverts par les groupes ou utilisant la chaleur latente

91.

WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18786852
Statut En instance
Date de dépôt 2024-07-29
Date de la première publication 2025-02-06
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Akiyama, Yoshiki

Abrégé

A wiring substrate includes a first wiring layer, a first insulating layer covering the first wiring layer, a second wiring layer formed on the first insulating layer and connected to the first wiring layer, a second insulating layer formed on the first insulating layer, and a third wiring layer formed on the second insulating layer and connected to the second wiring layer. The second wiring layer includes a first connection pad connectable to a first electronic component, and a wiring pattern connected to the third wiring layer. The second insulating layer includes an open portion extending through the second insulating layer in a thickness-wise direction and exposing the first connection pad and part of the first insulating layer. The third wiring layer includes a second connection pad connectable to a second electronic component. The first wiring layer includes wiring that electrically connects the first and second connection pads.

Classes IPC  ?

  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux

92.

ELECTROSTATIC CHUCK AND SUBSTRATE FIXING DEVICE

      
Numéro d'application 18768536
Statut En instance
Date de dépôt 2024-07-10
Date de la première publication 2025-01-16
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Sunohara, Masahiro
  • Nakamura, Tatsuya

Abrégé

An electrostatic chuck includes a first base body, a first adhesive layer, a second base body stacked on the first base body with the first adhesive layer interposed therebetween, and an electrostatic electrode embedded in the second base body. The first base body is made of aluminum oxide ceramics. The second base body is made of aluminum oxide ceramics with a higher purity of aluminum oxide than that of the first base body.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse

93.

SUBSTRATE FIXING DEVICE

      
Numéro d'application 18772089
Statut En instance
Date de dépôt 2024-07-12
Date de la première publication 2025-01-16
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Terashima, Yuma
  • Takagi, Shun
  • Sato, Keita
  • Yamada, Yohei
  • Naito, Yuta

Abrégé

A substrate fixing device includes a base plate, an adhesive layer provided on the base plate, a heat insulating layer provided on the adhesive layer, and an electrostatic chuck provided on the heat insulating layer. The electrostatic chuck includes a base and an electrostatic electrode provided in the base, and the heat insulating layer has a lower thermal conductivity than the base and the adhesive layer.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse

94.

OPTICAL MODULE

      
Numéro d'application 18760240
Statut En instance
Date de dépôt 2024-07-01
Date de la première publication 2025-01-09
Propriétaire Shinko Electric Industries Co., Ltd. (Japon)
Inventeur(s) Yanagisawa, Kenji

Abrégé

An optical module includes a first cladding layer formed on a substrate, a first groove extending through the first cladding layer in a thickness direction, and a second cladding layer formed on the first cladding layer. The optical module further includes a second groove extending through the first cladding layer and the second cladding layer in the thickness direction, a silicon photonics component mounted on the first cladding layer, and a single-mode fiber fitted into the second groove. The silicon photonics component includes a main body and an optical axis located below the main body. The lower surface of the main body is in contact with the upper surface of the first cladding layer. The optical axis is retained within the first groove. A circumferential surface of the single-mode fiber is in contact with a bottom surface of the second groove and a wall surface of the second groove.

Classes IPC  ?

  • G02B 6/42 - Couplage de guides de lumière avec des éléments opto-électroniques

95.

LEADFRAME AND SEMICONDUCTOR DEVICE

      
Numéro d'application 18731667
Statut En instance
Date de dépôt 2024-06-03
Date de la première publication 2024-12-19
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Uematsu, Etsuo
  • Uehara, Hiromi
  • Sonehara, Kesayuki
  • Hojo, Akinobu

Abrégé

A leadframe includes a die pad having a surface that includes a region for mounting a semiconductor chip, and a flat film and a roughened film on the surface of the die pad. In a plan view, the flat film is along and outside the outer edge of the region and the roughened film is inside and outside the flat film. The roughened film includes a roughened plating film and a plating film on the roughened plating film. The plating film follows the shape of the roughened plating film to have a roughened surface. The flat film has a flatter surface than the roughened film, and includes a first metal film formed of the same material as the roughened plating film and a second metal film on the first metal film. The second metal film is an alloy film including metals of the roughened plating film and the plating film.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

96.

WIRING BOARD

      
Numéro d'application 18734386
Statut En instance
Date de dépôt 2024-06-05
Date de la première publication 2024-12-12
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Nishiyama, Takashi
  • Yamasaki, Tomoo
  • Shimizu, Noriyoshi

Abrégé

A wiring board includes a first insulating layer provided on an interconnect layer, a second insulating layer provided on the first insulating layer, a first opening formed in the first insulating layer and reaching the interconnect layer, a second opening formed in the second insulating layer and having a lower end connected to an upper end of the first opening, a third opening formed in the second insulating layer and having a lower end connected to an upper end of the second opening, and a connection terminal formed inside the first, second, and the third openings, and making contact with an upper surface of the interconnect layer. The lower end diameter of the second opening is equal to the upper end diameter of the first opening, and the lower end diameter of the third opening is larger than the upper end diameter of the second opening.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants

97.

WIRING SUBSTRATE, ELECTRONIC DEVICE, AND METHOD OF MANUFACTURING THE WIRING SUBSTRATE

      
Numéro d'application 18735353
Statut En instance
Date de dépôt 2024-06-06
Date de la première publication 2024-12-12
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Mori, Kenichi

Abrégé

A wiring substrate includes a metallic plate, a first through-hole, an insulating layer, a second through-hole, a wiring layer, and feedthrough wiring. The first through-hole is formed in the metallic plate. The insulating layer covers both surfaces of the metallic plate and an inner wall surface of the first through-hole. The second through-hole is formed on an inner side of the insulating layer in the first through-hole. The wiring layer is laminated on the insulating layer on both surface sides of the metallic plate. The feedthrough wiring is formed in the second through-hole, and connects the wiring layer disposed on both surface sides of the metallic plate. The metallic plate includes a bent portion that is bent in a bottomed box shape and that forms a space on one of the surface sides of the metallic plate.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés

98.

TERMINAL STRUCTURE AND WIRING SUBSTRATE

      
Numéro d'application 18679656
Statut En instance
Date de dépôt 2024-05-31
Date de la première publication 2024-12-12
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Nakamura, Junichi
  • Kitamura, Tomoya
  • Nakabayashi, Yoko

Abrégé

A terminal structure includes a first wiring layer, an insulation layer covering the first wiring layer, an opening extending through the insulation layer, via wiring formed in the opening, a second wiring layer electrically connected to the via wiring on the insulation layer, a protective metal layer formed on the second wiring layer, a solder layer formed on the protective metal layer, and an intermetallic compound layer formed between the protective metal layer and the solder layer. The protective metal layer includes a projection projecting further outward from a side surface of the second wiring layer. The intermetallic compound layer covers only the upper surface of the protective metal layer. The solder layer covers only an upper surface of the intermetallic compound layer and exposes the side surfaces of the intermetallic compound layer, the protective metal layer, and the second wiring layer.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H05K 1/02 - Circuits imprimés Détails
  • H05K 1/11 - Éléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

99.

OPTICAL WAVEGUIDE DEVICE

      
Numéro d'application 18679768
Statut En instance
Date de dépôt 2024-05-31
Date de la première publication 2024-12-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s)
  • Kaneda, Hisashi
  • Horiuchi, Takuya

Abrégé

An optical waveguide device includes a first cladding layer, a core layer disposed on the first cladding layer and forming cores, and a second cladding layer disposed on the first cladding layer and selectively covering the core layer, wherein a first region not covered by the second cladding layer is provided on the first cladding layer, wherein the cores include signal cores, one end of which is disposed in the first region, for inputting or outputting signal light, and an inspection core, both ends of which are exposed at an outer perimeter surface of the optical waveguide device, for inputting or outputting inspection light, and wherein the inspection core is made of a same material as the signal cores, and a cross-sectional shape of the inspection core in a short-hand direction is identical to a cross-sectional shape of each of the signal cores in a short-hand direction.

Classes IPC  ?

  • G02B 6/122 - Éléments optiques de base, p. ex. voies de guidage de la lumière
  • G02B 6/12 - Guides de lumièreDétails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p. ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré

100.

CERAMIC SUBSTRATE, METHOD OF MANUFACTURING THE SAME, ELECTROSTATIC CHUCK, SUBSTRATE FIXING DEVICE, AND SEMICONDUCTOR DEVICE PACKAGE

      
Numéro d'application 18732928
Statut En instance
Date de dépôt 2024-06-04
Date de la première publication 2024-12-05
Propriétaire SHINKO ELECTRIC INDUSTRIES CO., LTD. (Japon)
Inventeur(s) Hori, Ryosuke

Abrégé

A ceramic substrate includes a base, and a conductor pattern incorporated in the base. The base is a ceramic, and the conductor pattern includes, as a main component, a solid solution of a body-centered cubic lattice structure in which nickel and manganese are solid solved in tungsten, a solid solution of a body-centered cubic lattice structure in which nickel and niobium are solid solved in tungsten, or a solid solution of a body-centered cubic lattice structure in which nickel and indium are solid solved in tungsten.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • C04B 35/10 - Produits céramiques mis en forme, caractérisés par leur compositionCompositions céramiquesTraitement de poudres de composés inorganiques préalablement à la fabrication de produits céramiques à base d'oxydes à base d'oxyde d'aluminium
  • C04B 41/00 - Post-traitement des mortiers, du béton, de la pierre artificielle ou des céramiquesTraitement de la pierre naturelle
  • C04B 41/45 - Revêtement ou imprégnation
  • C04B 41/51 - Métallisation
  • C04B 41/88 - Métaux
  • C09D 11/037 - Encres d’imprimerie caractérisées par des particularités autres que la nature chimique du liant caractérisées par le pigment
  • C09D 11/52 - Encres conductrices de l’électricité
  • H01J 37/32 - Tubes à décharge en atmosphère gazeuse
  1     2     3     ...     13        Prochaine page