Abrégé

A method of processing a composite structure including a thin layer of single-crystal silicon carbide disposed on a polycrystalline silicon carbide carrier substrate, includes, after formation of electronic component elements on a front face of the composite structure, grinding a rear face of the composite structure and removing a work-hardened layer present on the surface of the rear face as a result of the grinding process.

Classes IPC  ?

• H10P 52/40 -
• H10P 14/20 -
• H10P 58/00 -

Abrégé

A method for polishing the front face of a polycrystalline silicon carbide slab comprising a surface region at least partially work damaged under the effect of grinding, comprises: the relative movement of a rotating grinding wheel and the polycrystalline silicon carbide slab until, with the rotating grinding wheel in contact with the front face of the slab, a layer of the polycrystalline silicon carbide slab has been removed, said layer comprising the at least partially work-hardened surface region and having a thickness of less than or equal to 3 μm; the halting of the relative movement and maintaining the rotating grinding wheel in contact with the front face of the polycrystalline silicon carbide slab for a period of time of greater than 15 seconds.

Classes IPC  ?

• C30B 33/06 - Assemblage de cristaux
• C30B 29/36 - Carbures

Abrégé

A method of forming a support substrate having a charge-trapping layer involves introducing a single-crystal silicon base substrate into a deposition chamber and, without removing the base substrate from the chamber and while flushing the chamber with a precursor gas, forming an intrinsic silicon epitaxial layer on the base substrate, then forming a dielectric layer on the base substrate by introducing a reactive gas into the chamber over a first time period, and then forming a polycrystalline silicon charge-trapping layer on the dielectric layer by introducing a precursor gas into the chamber over a second time period. The time for which the dielectric layer is exposed only to the carrier gas, between the first time period and the second time period, is less than 30 seconds and the formation of the charge-trapping layer is performed at a temperature of between 1010° C. and 1200° C.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A method for manufacturing a support substrate comprising a charge-trapping layer for a semiconductor-on-insulator or piezoelectric-on-insulator structure for a radio-frequency application, includes: placing a base substrate comprising a layer of native silicon oxide in a deposition chamber; raising the temperature of the deposition chamber to a deposition temperature of the charge-trapping layer; introducing an oxidizing gas into the deposition chamber in order to preserve the layer of native silicon oxide during the temperature rise; venting the oxygen from the deposition chamber at the formation temperature of the charge-trapping layer; and-depositing, in the deposition chamber, the charge-trapping layer of polycrystalline silicon on the layer of native silicon oxide.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H10N 30/079 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par dépôt de couches piézo-électriques ou électrostrictives, p. ex. par impression par aérosol ou par sérigraphie à l’aide de couches intermédiaires, p. ex. pour contrôler la croissance

Abrégé

A method for producing a device comprising a piezoelectric membrane adjacent at least one cavity includes providing a carrier substrate having surfaces defining the at least one cavity extending into the carrier substrate at a first face of the carrier substrate. A layer of piezoelectric material is deposited on a face of a donor substrate. The layer of piezoelectric material is bonded to the carrier substrate to join the donor substrate and the carrier substrate, and after the bonding, the donor substrate is split along a plane within the donor substrate so as to transfer a membrane comprising the layer of piezoelectric material to the carrier substrate adjacent the at least one cavity. A donor substrate for use in such a method includes a fragile plane therein delimiting a surface layer, and a layer of piezoelectric material having a thickness greater than 500 nm on the surface layer.

Classes IPC  ?

• B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat

Abrégé

The present disclosure relates to a multilayer semiconductor-on-insulator structure, comprising, successively from a rear face toward a front face of the structure: a semiconductor carrier substrate with high electrical resistivity, whose electrical resistivity is between 500 Ω·cm and 30 kΩ·cm, a first electrically insulating layer, an intermediate layer, a second electrically insulating layer, which has a thickness less than that of the first electrically insulating layer, an active semiconductor layer, the multilayer structure comprises: at least one FD-SOI region, in which the intermediate layer is an intermediate first semiconductor layer, at least one RF-SOI region, adjacent to the FD-SOI region, in which the intermediate layer is a third electrically insulating layer, the RF-SOI region comprising at least one radiofrequency component plumb with the third electrically insulating layer.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/322 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour modifier leurs propriétés internes, p. ex. pour produire des défectuosités internes
• H10D 62/10 - Formes, dimensions relatives ou dispositions des régions des corps semi-conducteursFormes des corps semi-conducteurs
• H10D 87/00 - Dispositifs intégrés comprenant à la fois des composants en vrac et des composants SOI ou SOS sur le même substrat

Abrégé

A process for fabricating a semiconductor or piezoelectric structure comprises the following successive steps: (a) providing a donor substrate comprising a piezoelectric or semiconductor layer, (b) providing a receiver substrate, (c) treating a free surface of the donor substrate and/or a free surface of the receiver substrate, (d) bonding the donor substrate to the receiver substrate, the at least one treated free surface being at the interface between the donor substrate and the receiver substrate, and (e) transferring a portion of the piezoelectric or semiconductor layer from the donor substrate to the receiver substrate. The treatment of the free surface of the donor substrate and/or of the free surface of the receiver substrate comprises the following successive steps: (c1) chemical-mechanical polishing, and (c2) removing material from a peripheral region of the polished surface.

Classes IPC  ?

• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs
• H01L 21/762 - Régions diélectriques

Abrégé

A method is used to fabricate a structure comprising a thin layer bonded to a carrier by way of a dielectric layer, the carrier comprising a charge-trapping layer placed on the surface of a base substrate. The method includes applying a surface treatment to an exposed surface of the main face of the carrier and/or to an exposed surface of the main face of the donor substrate to form thereon a layer that acts as a barrier to the diffusion of certain atomic species. This surface treatment involves exposing the exposed surface to an oxygen-containing plasma, and then exposing the exposed surface to a nitrogen-containing plasma.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A surface wave device comprises a substrate; a piezoelectric layer above an upper face of the substrate; a pair of electrodes in contact with the piezoelectric layer, the two electrodes including fingers extending in the same direction so as to form a periodic structure in which the fingers of the two electrodes alternate with each other, and having an interdigital distance separating the centers of two adjacent fingers of the same electrode; a metal layer interposed between the substrate and the piezoelectric layer; and a dielectric layer interposed between the metal layer and the piezoelectric layer, wherein the metal layer has a thickness of 5 nm to 100 nm and the dielectric layer has a thickness of 25 nm to 600 nm.

Classes IPC  ?

• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface
• H03H 9/145 - Moyens d'excitation, p. ex. électrodes, bobines pour réseaux utilisant des ondes acoustiques de surface
• H03H 9/25 - Détails de réalisation de résonateurs utilisant des ondes acoustiques de surface

Abrégé

A method for preparing a monodomain thin layer of ferroelectric material comprises: implanting light species in a ferroelectric donor substrate in order to form an embrittlement plane and to define a first layer therein; assembling the donor substrate with a support substrate by means of a dielectric assembly layer; and fracturing the donor substrate at the embrittlement plane. The dielectric assembly layer comprises an oxide having a hydrogen concentration lower than that of the first layer or preventing the diffusion of hydrogen to the first layer, or the dielectric assembly layer comprises a barrier preventing the diffusion of hydrogen to the first layer. A heat treatment of a free face of the first layer is used to diffuse the hydrogen contained therein and cause the multidomain transformation of a surface portion of this first layer, followed by a thinning of the first layer in order to remove the surface portion.

Classes IPC  ?

• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A method of manufacturing a monocrystalline layer comprises the following successive steps: providing a donor substrate comprising a piezoelectric material of composition ABO3, where A consists of at least one element from among Li, Na, K, H, Ca; and B consists of at least one element from among Nb, Ta, Sb, V; providing a receiver substrate, transferring a layer called the “seed layer” from the donor substrate on to the receiver substrate, such that the seed layer is at the bonding interface, followed by thinning of the donor substrate layer; and growing a monocrystalline layer of composition A′B′O3 on piezoelectric material ABO3 of the seed layer, where A′ consists of a least one of the following elements Li, Na, K, H; B′ consists of a least one of the following elements Nb, Ta, Sb, V; and A′ is different from A or B′ is different from B.

Classes IPC  ?

• H10N 30/093 - Formation de matériaux inorganiques
• C01G 31/02 - Oxydes
• C01G 33/00 - Composés du niobium
• C01G 35/00 - Composés du tantale
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/22 - Oxydes complexes
• C30B 29/30 - NiobatesVanadatesTantalates
• H01L 21/762 - Régions diélectriques
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 9/54 - Filtres comprenant des résonateurs en matériau piézo-électrique ou électrostrictif
• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs
• H10N 30/076 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par dépôt de couches piézo-électriques ou électrostrictives, p. ex. par impression par aérosol ou par sérigraphie par dépôt en phase vapeur
• H10N 30/079 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par dépôt de couches piézo-électriques ou électrostrictives, p. ex. par impression par aérosol ou par sérigraphie à l’aide de couches intermédiaires, p. ex. pour contrôler la croissance
• H10N 30/853 - Compositions céramiques

Abrégé

A substrate is provided, including: a first layer based on a semiconductive material; a second layer surmounting the first layer; and a plurality of buried vias extending from the second layer over a portion of the first layer, each via of the plurality of buried vias being delimited by a side wall, a bottom wall, and an upper wall opposite the bottom wall, at least one assembly of the plurality of vias forming a pattern repeated along at least one direction of a main extension plane of the first layer and the second layer. A method for manufacturing the substrate is also provided. A method for manufacturing a microelectronic device is also provided.

Classes IPC  ?

• H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
• H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif

Abrégé

A method for assembly by molecular adhesion of two substrates each having a main face, at least one of the two substrates bearing a dielectric surface layer on its main face, comprises (a) contacting the main faces of the two substrates, then (b) initiating and propagating a bonding wave between the main faces of the two substrates to assemble them with one another. Prior to the contacting of the main faces, sulfur is introduced into the dielectric surface layer at a dose of more than 3.0 E13 at/cm^2 into this layer. A joined structure is obtained via the method.

Classes IPC  ?

• B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat

Abrégé

A piezoelectric-on-insulator (POI) substrate comprises a support substrate, in particular, a silicon-based substrate, a piezoelectric layer, in particular, a layer of lithium tantalate or lithium niobate, a dielectric layer, in particular, a layer of silicon oxide, sandwiched between the piezoelectric layer and the support substrate, and a trapping structure sandwiched between the dielectric layer and the support substrate. The trapping structure comprises at least two trapping layers that are based on different materials. A particular method may be employed for producing such a piezoelectric-on-insulator substrate.

Classes IPC  ?

• H10N 30/00 - Dispositifs piézo-électriques ou électrostrictifs
• H10N 30/03 - Assemblage de dispositifs incluant des parties piézo-électriques ou électrostrictives
• H10N 30/853 - Compositions céramiques

Abrégé

A substrate is provided, including: a first layer based on a semiconductive material; a second layer surmounting the first layer; and a plurality of buried vias extending from the second layer over a portion of the first layer, each via of the plurality of buried vias being delimited by a side wall, a bottom wall, and an upper wall opposite the bottom wall, each via having at least one transverse dimension less than or equal to 30 μm. A method for manufacturing the substrate is also provided. A method for manufacturing a microelectronic device is also provided.

Classes IPC  ?

• H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
• H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
• H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

Abrégé

A method for fabricating a strained semiconductor-on-insulator substrate comprises bonding a donor substrate to a receiving substrate with a dielectric layer at the interface. The donor substrate comprises a monocrystalline carrier substrate, an intermediate etch-stop layer, and a monocrystalline semiconductor layer. The monocrystalline semiconductor layer is transferred from the donor substrate to the receiving substrate. After transferring the monocrystalline semiconductor layer, a portion of the carrier substrate is selectively etched with respect to the intermediate layer, and the intermediate layer is selectively etched with respect to the monocrystalline semiconductor layer.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques

Abrégé

A substrate for a power or radiofrequency electronic device includes a self-supporting support substrate made of polycrystalline silicon carbide and a surface layer of monocrystalline silicon carbide that extends over a front face of the support substrate. The support substrate has at least one porous portion extending from a rear face of the support substrate. The porous portion has a degree of porosity of greater than 5%.

Classes IPC  ?

• H01L 23/14 - Supports, p. ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
• H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
• H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
• H01L 23/66 - Adaptations pour la haute fréquence
• H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

Abrégé

A method for fabricating a microelectronic device includes: producing a structure with a support provided with a semiconductor layer of a first level of components and another semiconductor layer of a second level, the other semiconductor layer including a lower sublayer contacting the insulating layer and an upper sublayer disposed on the lower sublayer, one of the lower and upper sublayers made from crystalline material while another of the lower and upper sublayers made from amorphous material; forming a transistor gate block on the semiconductor layer; forming, on either side of the gate block, by implanting dopants in the semiconductor layer, doped regions on either side of a semiconductor region facing the gate block for accommodating a channel of the transistor; and implementing heat treatment to recrystallize the second semiconductor sublayer while using the first semiconductor sublayer as a start region of a crystalline front while activating the dopants.

Classes IPC  ?

• H10D 30/01 - Fabrication ou traitement
• H10D 62/40 - Structures cristallines
• H10D 88/00 - Dispositifs intégrés tridimensionnels [3D]

Abrégé

A method for manufacturing a structure comprising at least two chips on a receiver substrate comprises: forming a pseudo-donor substrate by placing at least one tile of at least one donor substrate on a support substrate; bonding the pseudo-donor substrate to a receiver substrate via the tiles so that each tile at least partially covers at least two different zones of interest of the receiver substrate; transferring a portion of the tiles to the receiver substrate; at least one step of chemical-mechanical polishing of the tiles of the pseudo-donor substrate and/or of the tile portions transferred to the receiver substrate; after the at least one step of chemical-mechanical polishing, a removal of material from the tile portions so as to divide each tile portion into at least two chips each arranged on a respective zone of interest.

Classes IPC  ?

• H01L 21/18 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV du tableau périodique, ou des composés AIIIBV, avec ou sans impuretés, p. ex. des matériaux de dopage
• H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
• H01L 21/306 - Traitement chimique ou électrique, p. ex. gravure électrolytique
• H01L 21/308 - Traitement chimique ou électrique, p. ex. gravure électrolytique en utilisant des masques
• H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

Abrégé

A piezoelectric-on-insulator (POI) substrate comprises: a carrier substrate, in particular, a substrate based on silicon; a piezoelectric layer, in particular, a layer of lithium tantalate or of lithium niobate; a dielectric layer, in particular, a layer of silicon oxide, sandwiched between the piezoelectric layer and the substrate; a trapping structure sandwiched between the dielectric layer and the carrier substrate. The trapping structure comprises at least two trapping layers, which layers are separated each time by a dielectric intermediate layer. A method is used for producing such a piezoelectric-on-insulator substrate.

Classes IPC  ?

• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface

Abrégé

A method for transferring a thin film onto a support substrate comprises implanting into a donor substrate light species including co-implantation of hydrogen ions at a first dose and a first implantation energy, and helium ions at a second dose and a second implantation energy. Hydrogen ions are also locally implanted at a third dose and a third energy to form an overdosed local region in a buried fragile plane formed by the implanted ions. The donor substrate and the support substrate are assembled by direct bonding to form a bonded structure, and a fracture heat treatment is applied to the bonded structure so as to induce spontaneous separation along the buried fragile plane. The separation leads to the transfer of a thin film from the donor substrate onto the support substrate. The overdosed local region of the buried fragile plane constitutes a starting point for the separation.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques

Abrégé

The invention relates to a method for transferring a thin film onto a support substrate, which comprises: providing a bonded assembly that comprises a donor substrate and the support substrate, assembled by direct bonding at their respective front faces, following a bonding interface, the bonded assembly having a local unbonded area within this bonding interface, the donor substrate further comprising a buried brittle plane; separating along the buried brittle plane, initiated at the local unbonded area after microcrack growth in said plane by thermal activation, the separation resulting in the transfer of a thin film from the donor substrate to the support substrate. The method is characterised in that the local unbonded area is generated solely by a roughened area, produced deliberately on at least one of the front faces of the donor and support substrates prior to assembly, free of topology and having a predetermined roughness with an amplitude of between 0.5 nm RMS and 60.0 nm RMS.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/18 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV du tableau périodique, ou des composés AIIIBV, avec ou sans impuretés, p. ex. des matériaux de dopage

Abrégé

A method for correcting the thickness of a piezoelectric layer arranged on a piezoelectric-on-insulator substrate comprises: measuring the thickness of at least one intermediate layer located between the piezoelectric layer and a carrier substrate; measuring the thickness of the piezoelectric layer; based on the measurements of the thickness of the at least one intermediate layer and of the piezoelectric layer and on a numerical model of at least one property of the piezoelectric layer as a function of a plurality of pairs of thicknesses of the piezoelectric layer and of the at least one intermediate layer, computing a thickness correction for the piezoelectric layer with a view to obtaining a target value for each property; and applying the thickness correction to the piezoelectric layer using a milling process in a topographically discriminating manner.

Classes IPC  ?

• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs

Abrégé

A method for producing a semiconductor-on-insulator structure comprises the steps of: —joining a support substrate with a donor substrate, the support substrate having an electrical resistivity greater than or equal to 500 Ω·cm and containing interstitial nitrogen and interstitial oxygen, the initial concentration of interstitial oxygen in the support substrate being between 15 and 25 old ppma, the donor substrate including a semiconductor layer, an electrically insulating layer being at the interface between the support substrate and the donor substrate; and—transferring the semiconductor layer onto the support substrate, the method further comprising a nucleation step comprising a heat treatment in order to precipitate part of the oxygen and nitrogen so as to form nuclei of oxygen and nitrogen precipitates, and a stabilization step comprising a heat treatment in order to grow the nuclei to a size of between 10 and 50 nm.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H10D 86/00 - Dispositifs intégrés formés dans ou sur des substrats isolants ou conducteurs, p. ex. formés dans des substrats de silicium sur isolant [SOI] ou sur des substrats en acier inoxydable ou en verre

Abrégé

A piezoelectric-on-insulator substrate comprises a support substrate having a first acoustic impedance, a piezoelectric layer, especially a layer of lithium tantalate, lithium niobate, aluminum nitride, lead zirconate titanate, langasite or langatate, a dielectric layer having a second acoustic impedance and sandwiched between the piezoelectric layer and the support substrate, an intermediate layer positioned between the support substrate and the dielectric layer. The intermediate layer is a layer having a variable composition, in particular along its thickness, such that the acoustic impedance of the intermediate layer varies, in particular gradually, between the values of the first and the second acoustic impedances. The present disclosure also relates to a method for producing such a piezoelectric-on-insulator substrate and also to a surface acoustic wave device comprising such a piezoelectric-on-insulator substrate.

Classes IPC  ?

• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface

Abrégé

A method of manufacturing a donor substrate for the transfer of a piezoelectric layer onto a support substrate comprises providing a handling substrate and providing a piezoelectric substrate. A polymer layer is deposited on the handling substrate or the piezoelectric substrate. An intermediate layer is formed on a free surface of the piezoelectric substrate, and the piezoelectric substrate is assembled on the handling substrate such that the intermediate layer formed on the piezoelectric substrate is between the polymer layer and the piezoelectric substrate to form the donor substrate. A donor substrate may be manufactured by such a method, and such a donor substrate may be used for transferring a piezoelectric layer to another substrate.

Classes IPC  ?

• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs
• H10N 30/086 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par usinage par polissage ou meulage

Abrégé

A method of manufacturing a donor substrate for the transfer of a piezoelectric layer onto a support substrate comprises providing a handling substrate and a piezoelectric substrate. A surface activation treatment is carried out on the surface of the piezoelectric substrate to form an activated surface on the piezoelectric substrate. A polymer layer is deposited on the activated surface of the piezoelectric substrate or on the handling substrate. The piezoelectric substrate is then assembled on the handling substrate in such a way that the polymer layer is between the activated surface of the piezoelectric substrate and the handling substrate. The donor substrate may be used to transfer a layer of piezoelectric material from the donor substrate onto a support substrate.

Classes IPC  ?

• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs

Abrégé

A method is used to fabricate a double semiconductor-on-insulator structure comprising, from a back side to a front side of the structure: a handle substrate, a first electrically insulating layer, a first single-crystal semiconductor layer, a second electrically insulating layer and a second single-crystal semiconductor layer. The method comprises:—a first step of formation of an oxide layer on the front and back sides of the handle substrate, to form the first electrically insulating layer and an oxide layer on the back side of the handle substrate, —a first step of layer transfer, to transfer the first single-crystal semiconductor layer, —a second step of formation of an oxide layer, to form the second electrically insulating layer, and —a second step of layer transfer, to transfer the second single-crystal semiconductor layer.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H10D 86/00 - Dispositifs intégrés formés dans ou sur des substrats isolants ou conducteurs, p. ex. formés dans des substrats de silicium sur isolant [SOI] ou sur des substrats en acier inoxydable ou en verre

Abrégé

A method of manufacturing a composite structure including a thin layer of a first monocrystalline material arranged on a carrier substrate, the method including: providing an initial substrate of a second polycrystalline material; and depositing, by spin coating, at least on one front surface of the initial substrate, a layer of polymer resin including preformed 3D carbon-carbon bonds; performing a first annealing step at a temperature between 120° C. and 180° C. on the initial substrate provided with the polymer resin layer, to form a layer of cross-linked polymer resin; and performing a second annealing step at a temperature greater than 600° C., in a neutral atmosphere, to convert the layer of cross-linked polymer resin into a glassy carbon film. a composite structure includes a thin layer of a first monocrystalline material on a carrier substrate, which includes a glassy carbon film on an initial substrate of a second polycrystalline.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• C30B 29/36 - Carbures

Abrégé

A method for fabricating a semiconductor-on-insulator structure involves providing a donor substrate comprising a weakened zone delimiting a layer to be transferred, providing a receiver substrate, and bonding the donor substrate to the receiver substrate. The layer to be transferred is located on the bonding-interface side. A bonding wave is initiated at a first region on the periphery of the interface, and the wave is propagated toward a second region on the periphery of the interface opposite the first region. The difference in speed of propagation of the bonding wave between a central portion of the interface and a peripheral portion of the interface is controlled such that the speed of propagation of the bonding wave is lower in the central portion than in the peripheral portion. The donor substrate is detached along the weakened zone to transfer the layer to be transferred to the receiver substrate.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques

Abrégé

A method for fabricating a double semiconductor-on-insulator structure comprising the steps of: providing a first donor substrate and a handle substrate, forming a weakened zone in the donor substrate so as to delimit a first semiconductor layer to be transferred, bonding the first donor substrate to the handle substrate, a first electrically insulating layer being at the interface, and detaching at the weakened zone, treating the surface of the first transferred semiconductor layer comprising: a rapid thermal annealing, a thermal oxidation followed by a deoxidation, a smoothing heat treatment at a temperature of above 1000° C. in a non-oxidizing atmosphere, chemical-mechanical polishing, providing a second donor substrate of a second semiconductor layer to be transferred, transferring the second semiconductor layer, a second electrically insulating layer being at the interface.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage

Abrégé

A method and device for monitoring the weakening of an interface between a layer and a substrate while a weakening anneal is being carried out. The method includes illuminating the first face of the substrate layer assembly with a monochromatic light beam in a first direction; measuring the intensity of the light beam scattered by the substrate layer assembly in at least a second direction, the second direction forming a non-zero angle with the first direction; and determining a state of weakening of the interface from the intensity.

Classes IPC  ?

• G01N 21/47 - Dispersion, c.-à-d. réflexion diffuse
• H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
• H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants

Abrégé

A method of manufacturing a polycrystalline silicon carbide wafer includes the following stages: heat treatment of a polycrystalline silicon carbide slab; thinning of the polycrystalline silicon carbide slab, the thinning comprising a correction, by withdrawal of material from the polycrystalline silicon carbide slab, of a deformation brought about by the heat treatment.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage

Abrégé

A method of manufacturing a structure comprising at least two tiles on a substrate comprises: —placing, on a support substrate, at least two tiles, the tiles being arranged on the support substrate in an incorrect distribution and/or geometry compared with a target distribution and/or geometry; —forming a mask comprising a protective film partially covering the tiles in a pattern defining the target distribution and/or geometry and at least one opening extending around the protective film; and —etching at least one tile through the opening in the mask so as to correct the arrangement of the tiles according to the target distribution and/or geometry.

Classes IPC  ?

• H01L 21/308 - Traitement chimique ou électrique, p. ex. gravure électrolytique en utilisant des masques
• C30B 33/08 - Gravure

Abrégé

A method for transferring a piezoelectric layer onto a support substrate comprises:—providing a donor substrate including a heterostructure comprising a piezoelectric substrate bonded to a handling substrate, and a polymerized adhesive layer at the interface between the piezoelectric substrate and the handling substrate,—forming a weakened zone in the piezoelectric substrate so as to delimit the piezoelectric layer to be transferred,—providing the support substrate,—forming a dielectric layer on a main face of the support substrate and/or of the piezoelectric substrate,—bonding the donor substrate to the support substrate, the dielectric layer being at the bonding interface, and-fracturing and separating the donor substrate along the weakened zone at a temperature below or equal to 300° C.

Classes IPC  ?

• H10N 30/057 - Fabrication de dispositifs piézo-électriques ou électrostrictifs multicouches ou de leurs parties constitutives, p. ex. en empilant des corps piézo-électriques et des électrodes par empilement de corps massifs piézo-électriques ou électrostrictifs et d’électrodes
• H03H 3/02 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs
• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs

Abrégé

A method of preparing a semiconductor structure includes forming an insulating layer having a thickness between about 5 nm and about 100 nm on a substrate, and forming an active layer comprising a tensile-strained silicon over the insulating layer. At least a portion of the active layer is implanted with ions to render at least a portion of the active layer amorphous and reduce the tensile strain in the at least portion of the active layer. The method further includes thermally annealing the implanted portion of the active layer and recrystallizing such previously rendered amorphous portion of the active layer. A germanium condensation process is performed on the recrystallized portion of the active layer to form a SiGe material having a compressive strain. Also described are the semiconductor structures.

Classes IPC  ?

• H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
• H01L 21/84 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant autre chose qu'un corps semi-conducteur, p.ex. étant un corps isolant
• H01L 27/10 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration répétitive
• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 29/161 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée comprenant plusieurs des éléments prévus en
• H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

Abrégé

The invention relates to a front-side imager comprising in succession: a semiconductor carrier substrate, a first electrically insulating separating layer, and a single-crystal semiconductor layer, called the active layer, comprising a matrix array of photodiodes, wherein the imager further comprises, between the carrier substrate and the first electrically insulating layer: a second electrically insulating separating layer, and a second semiconductor or electrically conductive layer, called the intermediate layer, arranged between the second separating layer and the first separating layer, the second separating layer being thicker than the first separating layer.

Classes IPC  ?

• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 27/146 - Structures de capteurs d'images

Abrégé

A method of manufacturing a semiconductor structure, which includes a support substrate of polycrystalline silicon carbide and an active layer of single-crystal silicon carbide, involves: the formation of a support substrate including a stack of a first layer of polycrystalline SiC mainly of polytype 3C and of a second layer of polycrystalline SiC mainly of polytype 4H and/or 6H, the bonding of a donor substrate including an active layer of single-crystal SiC of polytype 4H or 6H to a face of polytype 4H and/or 6H of the support substrate, and the transfer of the active layer onto the support substrate.

Classes IPC  ?

• H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A semiconductor structure includes a Silicon-On-Insulator substrate and an epitaxial III-N semiconductor layer stack on top of the Silicon-On-Insulator substrate. The Silicon-On-Insulator substrate has a silicon base layer, an intermediate layer on top of the base layer, and a n-type doped silicon top layer on top of the intermediate layer. The intermediate layer includes a trap-rich layer and a buried insulator on top of a trap-rich layer. The epitaxial III-N semiconductor layer stack, which is on top of the Silicon-On-Insulator substrate, includes a first active III-N layer and a second active III-N layer on top of the first active III-N layer. A two-dimensional Electron Gas is located between the first active III-N layer and the second active III-N layer.

Classes IPC  ?

• H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
• H01L 21/762 - Régions diélectriques
• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT

Abrégé

A method for manufacturing disassemblable substrates, comprising: (a) providing a first substrate comprising implanted species forming a flat implantation zone and a proximal surface; a second substrate comprising a surface; (b) forming a series of cavities on the proximal surface of the first substrate and/or on the surface of the second substrate; (c) assembling the first and second substrates (1, 2) by direct bonding; and (d) applying a heat treatment to weaken the flat implantation zone. Further, the series of cavities being arranged in such a way as to allow direct bonding between the first and second substrates during step (c); and prevent thermal initiation of the splitting of the weakened flat implantation zone at the end of step (d).

Classes IPC  ?

• H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
• H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

A method for fabricating a donor substrate comprises the steps of A: providing a handle substrate, B: providing a target substrate, C: attaching the target substrate to the handle substrate, and D: rectifying, in particular, by grinding, the target substrate attached to the handle substrate, so as to form the donor substrate, the method being characterized in that a waiting time period of a predetermined duration is observed between step C and step D.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/20 - Dépôt de matériaux semi-conducteurs sur un substrat, p. ex. croissance épitaxiale
• H01L 21/762 - Régions diélectriques
• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs
• H10N 30/853 - Compositions céramiques

Abrégé

A surface elastic wave filter has resonant cavities and comprises a composite substrate formed of a base substrate and a piezoelectric upper layer; at least one input electroacoustic transducer and an output electroacoustic transducer, arranged on the upper layer, and at least one internal reflecting structure, arranged between the input electroacoustic transducer and the output electroacoustic transducer. The internal reflecting structure comprises a first structure comprising at least one reflection grating having a first period and a second structure comprising at least one reflection grating having a second period, the first period being greater than the second period.

Classes IPC  ?

• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A process for transferring blocks from a donor to a receiver substrate, comprises: arranging a mask facing a free surface of the donor substrate, the mask having one or more openings that expose the free surface of the donor substrate, the openings distributed according to a given pattern; forming, by ion implantation through the mask, an embrittlement plane in the donor substrate vertically in line with at least one region exposed through the mask, the embrittlement plane delimiting a respective surface region; forming a block that is raised relative to the free surface of the donor substrate localized vertically in line with each respective embrittlement plane, the block comprising the respective surface region; bonding the donor substrate to the receiver substrate via each block located at the bonding interface, after removing the mask; and detaching the donor substrate along the localized embrittlement planes to transfer blocks onto the receiver substrate.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

Abrégé

A method for fabricating a structure comprises preparing a first pseudo-substrate, and in-depth weakening the first pseudo-substrate by ion implantation at a certain depth in the first pseudo-substrate. The first pseudo-substrate is prepared by providing a single crystal substrate comprising a piezoelectric material; forming an oxide layer on a surface of the single crystal substrate; and transferring a piezoelectric layer of the single crystal substrate adjacent the oxide layer to a handle substrate to form the first pseudo-substrate. The method further comprises bonding the first pseudo-substrate to a substrate to provide an assembly, and separating the assembly at the ion-implanted depth of the first pseudo-substrate to form the structure and a second pseudo-substrate. The structure comprises at least a portion of the piezoelectric layer of the single crystal substrate on the substrate.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• B32B 7/12 - Liaison entre couches utilisant des adhésifs interposés ou des matériaux interposés ayant des propriétés adhésives
• B32B 9/04 - Produits stratifiés composés essentiellement d'une substance particulière non couverte par les groupes comprenant une telle substance comme seul composant ou composant principal d'une couche adjacente à une autre couche d'une substance spécifique
• C30B 29/68 - Cristaux avec une structure multicouche, p. ex. superréseaux
• C30B 33/00 - Post-traitement des monocristaux ou des matériaux polycristallins homogènes de structure déterminée
• C30B 33/06 - Assemblage de cristaux
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/18 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV du tableau périodique, ou des composés AIIIBV, avec ou sans impuretés, p. ex. des matériaux de dopage
• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
• H01L 33/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails

Abrégé

A compact and robust encapsulation system for protecting a surface wave device comprises a SAW device and a sealing joint, which seals a second substrate to the base substrate of the SAW device so as to form a cavity, and an antenna connection means arranged outside the cavity on the encapsulation system.

Classes IPC  ?

• H03H 9/10 - Montage dans des boîtiers
• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface
• H03H 9/145 - Moyens d'excitation, p. ex. électrodes, bobines pour réseaux utilisant des ondes acoustiques de surface

Abrégé

A structure for a front-side image sensor comprises a semiconductor substrate, an electrically insulating layer overlying the semiconductor substrate, and an active layer overlying the electrically insulating layer. The semiconductor substrate comprises a trapping layer, the trapping layer including cavities therein. The structure further comprises a plurality of electrically isolating trenches extending vertically through the active layer to the electrically insulating layer. The plurality of electrically isolating trenches define a plurality of pixels. Also disclosed is a structure comprises a carrier substrate, an electrically insulating layer overlying the carrier substrate and a trapping layer, and a semiconductive layer overlying the electrically insulating layer. The trapping layer comprises cavities therein. The structure further comprises a plurality of electrically isolating trenches extending vertically through the semiconductive layer to the electrically insulating layer.

Classes IPC  ?

• H01L 27/146 - Structures de capteurs d'images
• H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
• H01L 21/322 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour modifier leurs propriétés internes, p. ex. pour produire des défectuosités internes
• H01L 21/762 - Régions diélectriques
• H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives

Abrégé

A semiconductor structure for optoelectronic applications; comprises a first layer made of a crystalline semiconductor, the layer being disposed on an intermediate layer including or adjacent to a direct-bonding interface, the intermediate layer being disposed on a second layer made of a crystalline semiconductor material. The intermediate layer is composed of a material that is different from those of the first and second layers, and the attenuation coefficient of which is lower than 100. The refractive index of the intermediate layer differs by less than 0.3 from the refractive index of at least one sub-layer of the first layer adjacent to the intermediate layer, and of at least one sub-layer of the second layer adjacent to the intermediate layer.

Classes IPC  ?

• H01S 5/183 - Lasers à émission de surface [lasers SE], p. ex. comportant à la fois des cavités horizontales et verticales comportant uniquement des cavités verticales, p. ex. lasers à émission de surface à cavité verticale [VCSEL]

Abrégé

A method of fabricating a composite structure including a thin layer of single-crystal silicon carbide on a polycrystalline SiC carrier substrate includes: forming a polycrystalline SiC layer on a donor substrate, at least a surface portion of which is made of single-crystal SiC; before or after forming the polycrystalline SiC layer, implanting ionic species into the surface portion of the donor substrate, so as to form a plane of weakness delimiting a thin single-crystal SiC layer to be transferred; after the implanting of the ionic species and the forming of the polycrystalline SiC layer, bonding the donor substrate and the polycrystalline SiC carrier substrate, the polycrystalline SiC layer being at the bonding interface; and detaching the donor substrate along the plane of weakness, so as to transfer the polycrystalline SiC layer and the thin single-crystal SiC layer onto the polycrystalline SiC carrier substrate.

Classes IPC  ?

• C30B 33/06 - Assemblage de cristaux
• C30B 28/14 - Production de matériaux polycristallins homogènes de structure déterminée directement à partir de l'état gazeux par réaction chimique de gaz réactifs
• C30B 29/36 - Carbures
• C30B 33/02 - Traitement thermique

Abrégé

A method for manufacturing a composite structure having a layer of monocrystalline silicon carbide on a polycrystalline silicon carbide carrier substrate includes: providing an initial substrate of polycrystalline silicon carbide, having a front face and comprising grains, the average size of which is greater than 0.5 μm; forming a polycrystalline silicon carbide surface layer on the initial substrate to form the carrier substrate, the surface layer including grains having an average size of less than 500 nm and having a thickness of between 50 nm and 50 μm; preparing a free surface of the surface layer of the carrier substrate to obtain a roughness of less than 1 nm RMS; (d) a step of transferring the useful layer onto the carrier substrate, by applying molecular bonding, the surface layer located between the useful layer and the initial substrate. A carrier substrate and a composite structure are formed by the method.

Classes IPC  ?

• H01L 21/763 - Régions polycristallines semi-conductrices
• H01L 21/762 - Régions diélectriques
• H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée

Abrégé

The present invention relates to a heterostructure, in particular, a piezoelectric structure, comprising a cover layer, in particular, a layer of piezoelectric material, the material of the cover layer having a first coefficient of thermal expansion, assembled to a support substrate, the support substrate having a second coefficient of thermal expansion substantially different from the first coefficient of thermal expansion, at an interface wherein the cover layer comprises at least a recess extending from the interface into the cover layer, and its method of fabrication.

Classes IPC  ?

• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 3/04 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs pour obtenir une fréquence ou un coefficient de température désiré
• H03H 3/10 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface pour obtenir une fréquence ou un coefficient de température désiré
• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs
• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs
• H10N 30/082 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par gravure, p. ex. par lithographie
• H10N 30/086 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par usinage par polissage ou meulage
• H10N 30/853 - Compositions céramiques
• H10N 35/01 - Fabrication ou traitement

Abrégé

The disclosure relates to a hybrid structure for a surface-acoustic-wave device comprising a useful layer of piezoelectric material joined to a carrier substrate having a thermal expansion coefficient lower than that of the useful layer; the hybrid structure comprising an intermediate layer located between the useful layer and the carrier substrate, the intermediate layer being a structured layer formed from at least two different materials comprising a plurality of periodic motifs in the plane of the intermediate layer.

Classes IPC  ?

• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs
• H03H 3/02 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs
• H03H 9/00 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A method for preparing a support substrate having a charge-trapping layer includes introducing a monocrystalline silicon base substrate into a chamber of deposition equipment and, without removing the base substrate from the chamber and while flushing the chamber with a carrier gas, performing the following successive steps: forming a dielectric layer on the base substrate by introducing a reactive gas into the chamber over a first time period; and forming a polycrystalline silicon charge-trapping layer directly on the dielectric layer by introducing a precursor gas containing silicon into the chamber over a second time period, subsequent to the first time period. The time for which the dielectric layer is exposed only to the carrier gas, between the first time period and the second time period, is less than 30 seconds and the formation of the charge-trapping layer is performed at a temperature strictly between 1010° C. and 1200° C.

Classes IPC  ?

• H01L 21/763 - Régions polycristallines semi-conductrices
• H01L 21/762 - Régions diélectriques
• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs

Abrégé

A structure comprises a carrier substrate, a plurality of tiles on the carrier substrate, and a plurality of monocrystalline layers of AlN material on the plurality of tiles. Each tile of the plurality of tiles comprises a monocrystalline seed layer of SiC-6H material. Each monocrystalline layer of AlN material of the plurality of monocrystalline layers of AlN material is disposed on a respective tile of the plurality of tiles. Also disclosed is substrate for epitaxial growth of monocrystalline layers of AlN material. The substrate comprises a carrier substrate and a plurality of tiles. Each tile of the plurality of tiles comprises a monocrystalline seed layer of SiC-6H material.

Classes IPC  ?

• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 23/02 - Croissance d'une couche épitaxiale
• C30B 29/36 - Carbures
• C30B 29/40 - Composés AIII BV
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A method of fabricating a polycrystalline silicon carbide carrier substrate involves growing an initial polycrystalline silicon carbide substrate on a seed of graphite or of silicon-carbide. A stiffening carbon film is then formed on a front face of the initial substrate. The initial substrate has, in the plane of its front face, a first average silicon carbide grain size. The seed is then removed, so as to free the back face of the initial substrate, which has, in the plane of its back face, a second average silicon carbide grain size, which is smaller than the first average size. The back face of the initial substrate is then thinned to a thickness for which the initial substrate has, in the plane of its thinned back face, a third average grain size equal to the first average grain size to within ±30%.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A method of forming a substrate comprises providing a receiver substrate and a donor substrate successively comprising: a carrier substrate, a sacrificial layer, which can be selectively etched in relation to an active layer, and a silicon oxide layer, which is arranged on the active layer. A cavity is formed in the oxide layer to form a first portion that has a first thickness and a second portion that has a second thickness greater than the first thickness. The cavity is filled with a polycrystalline silicon filling layer to form a second free surface that is continuous and substantially planar. The receiver substrate and the donor substrate are assembled at the second free surface, and the carrier substrate is eliminated while preserving the active layer and the sacrificial layer.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/84 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant autre chose qu'un corps semi-conducteur, p.ex. étant un corps isolant
• H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant

Abrégé

A method for transferring a useful layer to a carrier substrate comprises: a) providing a donor substrate including a donor layer; b) forming an embrittlement area by implanting species in the donor layer and defining therewith a useful layer; c) assembling the carrier substrate with the donor substrate; d) a heat treatment step including a first phase and a second phase, wherein the first phase, having a first duration, is heated to a first temperature and is suitable for maturing defects and preventing a fracture from occurring in the embrittlement area, and wherein the second phase, having a second duration, comprises a bearing at a second temperature, below the first temperature, and is suitable for causing a fracture to occur along the embrittlement area.

Classes IPC  ?

• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs
• H10N 30/853 - Compositions céramiques

Abrégé

A coupled cavity filter structure that uses a surface acoustic wave, in particular, a guided surface acoustic wave, comprises an acoustic wave propagating substrate, at least one input transducer structure and one output transducer structure, provided over the substrate, each comprising inter-digitated comb electrodes, at least one reflecting structure comprising at least one or more metallic strips positioned at a distance and in between the input and output transducer structures, in the direction of propagation of an acoustic wave. The acoustic wave propagating substrate is a composite substrate comprising a base substrate and a piezoelectric layer. In additional embodiments, a coupled cavity filter structure comprises a groove. In additional embodiments, a SAW ladder filter device comprises at least two coupled cavity filter structures as described herein, wherein the at least two coupled cavity filter structures are positioned on a single line.

Classes IPC  ?

• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A method for producing a semiconductor structure comprises: a) provision of a monocrystalline silicon carbide donor substrate and a silicon carbide support substrate; b) production of a useful layer to be transferred, comprising—implanting light species in the donor substrate at a front face, so as to form a damage profile, the profile having a main peak of deep-level defects defining a buried brittle plane and a secondary peak of defects defining a damaged surface layer, and—removing the damaged surface layer by chemical etching and/or chemical mechanical polishing of the front face of the donor substrate, so as to form a new front surface of the donor substrate; c) assembly of donor substrate with the support substrate; and d) separation along the buried fragile plane, leading to the transfer of the useful layer onto the support substrate, so as to form the semiconductor structure.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges

Abrégé

A holding device arrangement for use in an implantation process of a piezoelectric substrate comprises a substrate holding device with an elastic and thermo-conductive layer for receiving a piezoelectric substrate, and means for electrically connecting the surface of the elastic and thermo-conductive layer for receiving the piezoelectric substrate to ground potential. A method for implanting a piezoelectric substrate is performed using such holding device arrangement as described above, and an ion implanter may include such a holding device arrangement.

Classes IPC  ?

• H01J 37/20 - Moyens de support ou de mise en position de l'objet ou du matériauMoyens de réglage de diaphragmes ou de lentilles associées au support
• H01J 37/317 - Tubes à faisceau électronique ou ionique destinés aux traitements localisés d'objets pour modifier les propriétés des objets ou pour leur appliquer des revêtements en couche mince, p. ex. implantation d'ions
• H10N 30/04 - Traitements afin de modifier une propriété piézo-électrique ou électrostrictive, p. ex. les caractéristiques de polarisation, de vibration ou par réglage du mode

Abrégé

A support for a semiconductor structure comprises a base substrate and a charge trapping layer on the base substrate. The charge trapping layer comprises an alternating stack of at least one polycrystalline charge trapping material and at least one polycrystalline interlayer. The charge trapping material has a grain size between 100 nanometers (nm) and 1000 nm, and/or a lattice parameter greater than a lattice parameter of the at least one interlayer. Also disclosed is a semiconductor structure comprising such support.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C23C 16/24 - Dépôt uniquement de silicium
• C23C 16/26 - Dépôt uniquement de carbone
• C23C 16/44 - Revêtement chimique par décomposition de composés gazeux, ne laissant pas de produits de réaction du matériau de la surface dans le revêtement, c.-à-d. procédés de dépôt chimique en phase vapeur [CVD] caractérisé par le procédé de revêtement

Abrégé

A method of fabricating a composite structure includes providing a c-SiC initial substrate, depositing a relatively thin p-SiC first layer on a front side of the initial substrate at a relatively high temperature, the first layer having a dopant concentration greater than 1019/cm3, forming a buried brittle plane in the initial substrate delineating a thin layer of single crystal SiC between the brittle plane and a front side of the initial substrate, depositing a relatively thick amorphous and/or polycrystalline SiC second layer on the first layer at a relatively low temperature, the second layer including dopants of the same type as those of the first layer, at a concentration greater than 1019/cm3, and depositing a p-SiC third layer on the second layer at a relatively high temperature. A separation along the buried brittle plane takes place during the deposition process.

Classes IPC  ?

• C30B 25/20 - Croissance d'une couche épitaxiale caractérisée par le substrat le substrat étant dans le même matériau que la couche épitaxiale
• C30B 28/14 - Production de matériaux polycristallins homogènes de structure déterminée directement à partir de l'état gazeux par réaction chimique de gaz réactifs
• C30B 29/36 - Carbures

Abrégé

The invention relates to a semiconductor structure (100) that comprises a useful layer (10) made of monocrystalline semiconductor material and extending along a main plane (x, y), a support substrate (30) made of semiconductor material, and an interface area (20) between the useful layer (10) and the support substrate (30), the support substrate extending parallel to the main plane (x, y), the structure (100) being characterised in that the interface area (20) comprises nodules (21) that:—are electrically conductive, in that they contain a metal material forming ohmic contact with the useful layer (10) and the support substrate (30);—have a thickness, along an axis (z) normal to the main plane (x, y) , of less than or equal to 30 nm;—are separate or adjoining, the separate nodules (21) being separated from each other by regions (22) of direct contact between the useful layer (10) and the support substrate (30). The invention also relates to a method for manufacturing the structure (100).

Classes IPC  ?

• H01L 21/18 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV du tableau périodique, ou des composés AIIIBV, avec ou sans impuretés, p. ex. des matériaux de dopage
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
• H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

Abrégé

A surface acoustic wave device comprising a base substrate, a piezoelectric layer and an electrode layer in between the piezoelectric layer and the base substrate, a comb electrode formed on the piezoelectric layer comprising a plurality of electrode means with a pitch p, defined asp=A, with A being the wavelength of the standing acoustic wave generated by applying opposite potentials to the electrode layer and comb electrode, wherein the piezoelectric layer comprises at least one region located in between the electrode means, in which at least one physical parameter is different compared to the region underneath the electrode means or fingers. A method of fabrication for such surface acoustic wave device is also disclosed. The physical parameter may be thickness, elasticity, doping concentration of Ti or number of protons obtained by proton exchange.

Classes IPC  ?

• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface
• H03H 9/145 - Moyens d'excitation, p. ex. électrodes, bobines pour réseaux utilisant des ondes acoustiques de surface
• H03H 9/25 - Détails de réalisation de résonateurs utilisant des ondes acoustiques de surface
• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface

Abrégé

A system for fracturing a plurality of wafer assemblies, one of the wafers of each assembly comprising a plane of weakness and each assembly comprising a peripheral lateral groove comprises: a cradle for keeping the assemblies of the plurality of assemblies spaced apart and parallel to one another, along a storage axis; a separation device for applying separating forces in the peripheral groove of an assembly arranged in a fracture zone of the separating device, the separating force aiming to separate the wafers of the assembly from one another so as to initiate its fracture at the plane of weakness; and a drive device configured to move along the storage axis of the cradle opposite the separating device so as to successively place an assembly of the cradle in the fracture zone of the separation device.

Classes IPC  ?

• H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
• H01L 21/762 - Régions diélectriques

Abrégé

A method for manufacturing a substrate for a radiofrequency filter by joining a piezoelectric layer to a carrier substrate via an electrically insulating layer, wherein the method comprises depositing the electrically insulating layer by spin coating an oxide belonging to the family of SOGs (spin-on glasses) on the surface of the piezoelectric layer to be joined to the carrier substrate, followed by an anneal for densifying the electrically insulating layer before joining the piezoelectric layer to the carrier substrate via the electrically insulating layer.

Classes IPC  ?

• H03H 3/02 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs
• H10N 30/00 - Dispositifs piézo-électriques ou électrostrictifs
• H10N 30/05 - Fabrication de dispositifs piézo-électriques ou électrostrictifs multicouches ou de leurs parties constitutives, p. ex. en empilant des corps piézo-électriques et des électrodes
• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs
• H10N 30/853 - Compositions céramiques

Abrégé

A method for producing a multilayer structure includes the following steps: a) providing a first substrate, b) depositing a thick layer of a precursor formulation including a preceramic polymer filled with inorganic particles on the first substrate, c) providing a second substrate, d) adhesively bonding the thick layer and the second substrate, e) thinning the first substrate or the second substrate so as to obtain an active layer, f) applying a pyrolysis heat treatment so as to ceramize the preceramic polymer of the thick layer and to obtain a ceramic matrix composite material, the filler content and the nature of the inorganic particles being chosen so that the thick layer has a coefficient of thermal expansion which differs, at most, by 15% from that of the first substrate and from that of the second substrate.

Classes IPC  ?

• B32B 37/12 - Procédés ou dispositifs pour la stratification, p. ex. par polymérisation ou par liaison à l'aide d'ultrasons caractérisés par l'usage d'adhésifs
• B32B 7/12 - Liaison entre couches utilisant des adhésifs interposés ou des matériaux interposés ayant des propriétés adhésives
• B32B 37/06 - Procédés ou dispositifs pour la stratification, p. ex. par polymérisation ou par liaison à l'aide d'ultrasons caractérisés par le procédé de chauffage
• B32B 37/10 - Procédés ou dispositifs pour la stratification, p. ex. par polymérisation ou par liaison à l'aide d'ultrasons caractérisés par la technique de pressage, p. ex. faisant usage de l'action directe du vide ou d'un fluide sous pression
• B32B 38/00 - Opérations auxiliaires liées aux procédés de stratification
• B32B 38/08 - Imprégnation

Abrégé

A surface elastic wave filter has resonant cavities and comprises a composite substrate formed of a base substrate and a piezoelectric upper layer; at least one input electroacoustic transducer and an output electroacoustic transducer, arranged on the upper layer, and at least one internal reflecting structure, arranged between the input electroacoustic transducer and the output electroacoustic transducer. The internal reflecting structure comprises a first structure comprising at least one reflection grating having a first period and a second structure comprising at least one reflection grating having a second period, the first period being greater than the second period.

Classes IPC  ?

• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A method of transferring a layer from a heterostructure to a receiver substrate comprises the following successive steps: supplying a donor substrate of a first material and a carrier substrate of a second material, bonding the donor substrate to the carrier substrate, thinning the donor substrate, so as to form the heterostructure comprising the thinned donor substrate on the carrier substrate, removing a peripheral portion of the donor substrate, forming a weakened region in the thinned donor substrate so as to delimit a layer of the first material to be transferred, bonding the heterostructure to a receiver substrate, the layer of the first material to be transferred being located at the bonding interface, and detaching the donor substrate along the weakened region so as to transfer the layer of the first material to the receiver substrate.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/18 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV du tableau périodique, ou des composés AIIIBV, avec ou sans impuretés, p. ex. des matériaux de dopage
• H01L 21/304 - Traitement mécanique, p. ex. meulage, polissage, coupe

Abrégé

An NCFET transistor comprises a semiconductor-on-insulator substrate for a field-effect transistor, and the NCFET transistor successively comprises, from its base to its surface: a semiconductor carrier substrate; a single ferroelectric layer, arranged in direct contact with the carrier substrate, which layer is designed to be biased so as to form a negative capacitance; and an active layer of a semiconductor material, which layer is designed to form the channel of the transistor, and is arranged in direct contact with the ferroelectric layer. The NCFET transistor further comprises a channel that is arranged in the active layer, a source and a drain that are arranged in the active layer on either side of the channel, and a gate that is arranged on the channel and is insulated from the channel by a gate dielectric.

Classes IPC  ?

• H10D 30/67 - Transistors à couche mince [TFT]
• H01L 21/762 - Régions diélectriques

Abrégé

A method for producing a semiconductor structure, comprises: a) providing a temporary substrate made of graphite having a grain size of between 4 microns and 35 microns, a porosity of between 6 and 17%, and a coefficient of thermal expansion of between 4×10-6/° C. and 5×10-6/° C.; b) depositing, on a front face of the temporary substrate, a carrier layer made of polycrystalline silicon carbide having a thickness of between 10 microns and 200 microns, c) transferring a working layer made of monocrystalline silicon carbide to the carrier layer to form a composite structure, the transfer implementing bonding by molecular adhesion, d) forming an active layer on the working layer, e) and removing the temporary substrate to form the semiconductor structure, the structure including the active layer, the working layer and the carrier layer. A composite structure is obtained in an intermediate step of the production method.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C23C 16/02 - Pré-traitement du matériau à revêtir
• C23C 16/32 - Carbures
• C23C 16/56 - Post-traitement
• H01L 21/762 - Régions diélectriques

Abrégé

An acoustic wave sensor device comprises a first interdigitated transducer, a first reflection structure, a second reflection structure, a first resonance cavity comprising a first upper surface and formed between the first interdigitated transducer and the first reflection structure, and a second resonance cavity comprising a second upper surface and formed between the first interdigitated transducer and the second reflection structure. At least one of the first and second upper surfaces is covered at least partly by a metalization layer or a passivation layer. The present invention relates also to an acoustic wave sensor assembly.

Classes IPC  ?

• G01N 29/02 - Analyse de fluides
• H03H 9/145 - Moyens d'excitation, p. ex. électrodes, bobines pour réseaux utilisant des ondes acoustiques de surface
• H03H 9/25 - Détails de réalisation de résonateurs utilisant des ondes acoustiques de surface

Abrégé

An acoustic wave sensor device comprises a quartz material layer surface; arranged along a first axis, a first interdigitated transducer disposed over the planar surface of the quartz material layer, a first reflection structure disposed over the planar surface of the quartz material layer, and a second reflection structure disposed over the planar surface of the quartz material layer; and arranged along a second axis, a second interdigitated transducer disposed over the planar surface of the quartz material layer, a third reflection structure disposed over the planar surface of the quartz material layer, and a fourth reflection structure disposed over the planar surface of the quartz material layer; and wherein the first axis and the second axis are inclined to each other by a finite angle.

Classes IPC  ?

• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 9/145 - Moyens d'excitation, p. ex. électrodes, bobines pour réseaux utilisant des ondes acoustiques de surface
• H03H 9/25 - Détails de réalisation de résonateurs utilisant des ondes acoustiques de surface

Abrégé

2. The effective layer has an effective thickness and a second coefficient of thermal expansion greater than the first coefficient of thermal expansion of the support substrate. One or more non-bonded areas are present at the bonding interface between the effective layer and the support substrate. The effective thickness is less than a threshold thickness at which buckling of the effective layer occurs upon annealing of the hybrid structure at a temperature of 400° C.±200° C.

Classes IPC  ?

• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H10N 30/00 - Dispositifs piézo-électriques ou électrostrictifs
• H10N 30/50 - Dispositifs piézo-électriques ou électrostrictifs avec une structure empilée ou multicouche
• H10N 30/88 - MonturesSupportsEnveloppesBoîtiers

Abrégé

A method for manufacturing a semiconductor structure comprises: a) providing a temporary substrate comprising a material having a coefficient of thermal expansion close to that of silicon carbide; b) forming an intermediate graphite layer on a front face of the temporary substrate; c) depositing, on the intermediate layer, a polycrystalline silicon carbide support layer having a thickness of between 10 microns and 200 microns, d) transferring a useful monocrystalline silicon carbide layer onto the support layer in order to form a composite structure, the transfer using molecular adhesion bonding, e) forming an active layer on the useful layer, and f) disassembling, at an interface of or inside the intermediate layer, to structure to form the semiconductor structure including the active layer, the useful layer and the support layer. A composite structure is obtained by the method.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A method for manufacturing a CFET device comprises forming a substrate of the double semi-conductor on insulator type, successively comprising, from the base to the surface thereof: a carrier substrate, a first electrically insulating layer, a first single-crystal semiconductor layer, a second electrically insulating layer and a second single-crystal semiconductor layer. Slices are formed into the substrate to the first electrically insulating layer so as to form at least one fin (F). A channel of a first transistor is formed in the first semiconductor layer and a channel of a second transistor is formed opposite the first transistor in the second semiconductor layer. Formation of the substrate of the double semi-conductor on insulator type comprises: a first and a second step of transferring a layer and thermal processing at a temperature that is sufficiently high to smooth the first single-crystal semiconductor layer to a roughness lower than 0.1 nm RMS.

Classes IPC  ?

• H01L 21/8238 - Transistors à effet de champ complémentaires, p.ex. CMOS
• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
• H01L 21/762 - Régions diélectriques

Abrégé

A process for fabricating a substrate for a radiofrequency device includes providing a piezoelectric substrate and a carrier substrate, depositing a dielectric layer on a surface of the piezoelectric substrate, assembling together the piezoelectric substrate and the carrier substrate with a polymerizable adhesive directly between the dielectric layer and the carrier substrate to form an assembled substrate, and polymerizing the polymerizable adhesive layer to form a polymerized layer bonding the piezoelectric substrate to the carrier substrate, the polymerized layer and the dielectric layer together forming an electrically insulating layer between the piezoelectric substrate and the carrier substrate.

Classes IPC  ?

• H03H 3/10 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface pour obtenir une fréquence ou un coefficient de température désiré
• C09J 7/30 - Adhésifs sous forme de films ou de pellicules caractérisés par la composition de l’adhésif
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H03H 9/25 - Détails de réalisation de résonateurs utilisant des ondes acoustiques de surface
• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs
• H10N 30/08 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs
• H10N 30/082 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par gravure, p. ex. par lithographie
• H10N 30/086 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par usinage par polissage ou meulage

Abrégé

A setup method for an epitaxy process intended to form a useful layer on a receiving substrate, comprising: a) selecting a test substrate: having a thickness less than a usual thickness for a given substrate diameter, and/or having a low interstitial oxygen concentration, and/or comprising a SOI stack; b) fixing initial temperature conditions defining temperatures to be applied to areas of the substrate; c) forming a useful layer on the test substrate by applying the epitaxy process with the initial temperature conditions; then, measuring slip line defects; d) fixing new temperature conditions; e) forming a useful layer on a new test substrate of the same type, by applying the epitaxy process with the new temperature conditions; then, measuring slip line defects; and f) comparing the quantity of slip line defects measured on the test structures and choosing the temperature conditions generating the fewest slip line defects.

Classes IPC  ?

• H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A method is used for preparing the residue of a donor substrate, the residue comprising, on a peripheral zone of a main face, a peripheral ring. The method comprises: a first step of removing at least part of the peripheral ring; a second step of processing the main face of the residue aiming to remove a surface layer; a third step, after the second step, of grinding the peripheral zone of the main face of the residue, the third grinding step aiming to reduce the elevation of the peripheral zone.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

Abrégé

A method of manufacturing a composite structure comprises: a) providing a donor substrate of a single-crystal semiconductor material, b) implanting ions into the donor substrate, excluding an annular peripheral region, to form a buried brittle plane, the implantation conditions defining a first thermal budget for obtaining bubbling on a face of the donor substrate and a second thermal budget for obtaining a fracture in the brittle plane, c) forming a stiffening film on the donor substrate, carried out by applying a thermal budget lower than the first thermal budget, the stiffening film being perforated in the form of a mesh, the perforated stiffening film leaving a plurality of zones of the front face bare, d) depositing a carrier substrate on the donor substrate carried out by applying a thermal budget greater than the first thermal budget, and e) separating the donor substrate along the brittle plane.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/20 - Dépôt de matériaux semi-conducteurs sur un substrat, p. ex. croissance épitaxiale
• H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions

Abrégé

A coupled cavity filter structure that uses a surface acoustic wave, in particular, a guided surface acoustic wave, comprises an acoustic wave propagating substrate, at least one input transducer structure and one output transducer structure, provided over the substrate, each comprising inter-digitated comb electrodes, at least one reflecting structure comprising at least one or more metallic strips positioned at a distance and in between the input and output transducer structures, in the direction of propagation of an acoustic wave. The acoustic wave propagating substrate is a composite substrate comprising a base substrate and a piezoelectric layer. In additional embodiments, a coupled cavity filter structure comprises a groove. In additional embodiments, a SAW ladder filter device comprises at least two coupled cavity filter structures as described herein, wherein the at least two coupled cavity filter structures are positioned on a single line.

Classes IPC  ?

• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A method for preparing a monodomain thin layer of ferroelectric material comprises: implanting light species in a ferroelectric donor substrate in order to form an embrittlement plane and to define a first layer therein; assembling the donor substrate with a support substrate by means of a dielectric assembly layer; and fracturing the donor substrate at the embrittlement plane. The dielectric assembly layer comprises an oxide having a hydrogen concentration lower than that of the first layer or preventing the diffusion of hydrogen to the first layer, or the dielectric assembly layer comprises a barrier preventing the diffusion of hydrogen to the first layer. A heat treatment of a free face of the first layer is used to diffuse the hydrogen contained therein and cause the multidomain transformation of a surface portion of this first layer, followed by a thinning of the first layer in order to remove the surface portion.

Classes IPC  ?

• H01R 31/00 - Pièces de couplage supportées seulement par la coopération avec la pièce complémentaire
• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A process for producing a monocrystalline layer of LNO material comprises the transfer of a monocrystalline seed layer of YSZ material to a carrier substrate of silicon material followed by epitaxial growth of the monocrystalline layer of LNO material.

Classes IPC  ?

• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/30 - NiobatesVanadatesTantalates
• C30B 33/06 - Assemblage de cristaux
• H01L 21/762 - Régions diélectriques

Abrégé

A hybrid structure for a surface acoustic wave device comprises a useful layer of piezoelectric material having a first free surface and a second surface disposed on a support substrate that has a lower coefficient of thermal expansion than that of the useful layer, wherein the useful layer comprises an area of nanocavities.

Classes IPC  ?

• H10N 30/00 - Dispositifs piézo-électriques ou électrostrictifs
• H03H 3/10 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface pour obtenir une fréquence ou un coefficient de température désiré
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs

Abrégé

A method for preparing a thin layer comprises a weakening step for forming a weakened zone in a central portion of a donor substrate, the weakened zone not extending into a peripheral portion of the donor substrate; a step of joining the main face of the donor substrate to a receiver substrate to form an assembly to be split; and a step of separating the assembly to be split, the separating step comprising a heat treatment resulting in the freeing of the thin layer from the donor substrate at the central portion thereof only. The method also comprises, after the separating step, a detaching step comprising the treating of the assembly to be split in order to detach the peripheral portion of the donor substrate from the receiver substrate.

Classes IPC  ?

• H01L 21/324 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
• H01L 21/762 - Régions diélectriques

Abrégé

A method of manufacturing a piezoelectric structure comprises providing a substrate of piezoelectric material, providing a carrier substrate, depositing a dielectric bonding layer at a temperature lower than or equal to 300° C. on a single side of the substrate of piezoelectric material, a step of joining the substrate of piezoelectric material to the carrier substrate via the dielectric bonding layer, a thinning step for forming the piezoelectric structure, which comprises a layer of piezoelectric material joined to a carrier substrate.

Classes IPC  ?

• H03H 3/08 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface
• H10N 30/073 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs par fusion de métaux ou par adhésifs
• H10N 30/082 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par gravure, p. ex. par lithographie
• H10N 30/086 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par usinage par polissage ou meulage

Abrégé

A donor substrate for transferring a single-crystal thin layer made of a first material, onto a receiver substrate. The donor substrate comprises: —a buried weakened plane delimiting an upper portion and a lower portion of the donor substrate, —in the upper portion, a first layer, a second layer adjacent to the buried weakened plane, and a stop layer between the first layer and the second layer the first layer composed of the first material, the stop layer being formed of a second material, —an amorphized sub-portion, made amorphous by ion implantation, having a thickness less than that of the upper portion, and including at least the first layer; the second layer comprising at least one single-crystal sub-layer, adjacent to the buried weakened plane. Two embodiments of a method may be used for transferring a single-crystal thin layer from the donor substrate.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/306 - Traitement chimique ou électrique, p. ex. gravure électrolytique

Abrégé

A method for producing a semiconductor structure comprises: a) providing a working layer of a semiconductor material; b) providing a carrier substrate of a semiconductor material; c) depositing a thin film of a semiconductor material different from that or those of the working layer and the carrier substrate on a free face to be joined of the working layer and/or the carrier substrate; d) directly joining the free faces of the working layer and the carrier substrate, e) annealing the joined structure at an elevated temperature to bring about segmentation of the encapsulated thin film and form a semiconductor structure comprising an interface region between the working layer and the carrier substrate, the interface region comprising: —regions of direct contact between the working layer and the carrier substrate; and —agglomerates comprising the semiconductor material of the thin film adjacent the regions of direct contact.

Classes IPC  ?

• H01L 21/18 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs ayant des barrières de potentiel, p. ex. une jonction PN, une région d'appauvrissement ou une région de concentration de porteurs de charges les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV du tableau périodique, ou des composés AIIIBV, avec ou sans impuretés, p. ex. des matériaux de dopage
• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 21/322 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour modifier leurs propriétés internes, p. ex. pour produire des défectuosités internes
• H01L 21/62 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs n'ayant pas de barrières de potentiel
• H10P 10/00 -
• H10P 36/00 -
• H10P 90/00 -
• H10W 10/10 -

Abrégé

The present disclosure relates to a method for mechanically separating layers, in particular in a double layer transfer process. The present disclosure relates more in particular to a method for mechanically separating layers, comprising the steps of providing a semiconductor compound comprising a layer of a handle substrate and an active layer with a front main side and a back main side opposite the front main side, wherein the layer of the handle substrate is attached to the front main side of the active layer, then providing a layer of a carrier substrate onto the back main side of the active layer, and then initiating mechanical separation of the layer of the handle substrate, wherein the layer of the handle substrate and the layer of the carrier substrate are provided with a substantially symmetrical mechanical structure.

Classes IPC  ?

• H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
• H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
• H01L 21/762 - Régions diélectriques

Abrégé

A method for manufacturing a substrate includes the following steps: (a) providing a support substrate with a first coefficient of thermal expansion, having on one of its faces a first plurality of trenches parallel to each other in a first direction, and a second plurality of trenches parallel to each other in a second direction; (b) transferring a useful layer from a donor substrate to the support substrate, the useful layer having a second coefficient of thermal expansion; wherein an intermediate layer is inserted between the front face of the support substrate and the useful layer, the intermediate layer having a coefficient of thermal expansion between the first and second coefficients of thermal expansion.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs
• H10N 30/50 - Dispositifs piézo-électriques ou électrostrictifs avec une structure empilée ou multicouche
• H10N 30/853 - Compositions céramiques
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A method for manufacturing a structure comprising membranes overhanging cavities, comprises: a) forming cavities opening at a front face of a support substrate, the cavities having a depth and an area, and being spaced apart by a spacing; b) assembling, by way of direct bonding, a donor substrate on the support substrate to seal the cavities under vacuum, the direct bonding being hydrophilic and involving a given number of water monolayers at a contact interface between the substrates; and c) transferring a thin layer from the donor substrate onto the support substrate, the thin layer comprising the membranes. A method for manufacturing a structure comprising membranes overhanging cavities, comprises: a) forming cavities opening at a front face of a support substrate, the cavities having a depth and an area, and being spaced apart by a spacing; b) assembling, by way of direct bonding, a donor substrate on the support substrate to seal the cavities under vacuum, the direct bonding being hydrophilic and involving a given number of water monolayers at a contact interface between the substrates; and c) transferring a thin layer from the donor substrate onto the support substrate, the thin layer comprising the membranes. A specific area is defined around each cavity in the plane of the contact interface and is expressed as a function of half of the spacing. The area, the depth of each cavity, and the specific area are defined in step a) to satisfy a particular relationship.

Classes IPC  ?

• B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat
• H01L 21/762 - Régions diélectriques

Abrégé

A process for manufacturing a two-dimensional film of a group IV material having a hexagonal crystalline structure, in particular, graphene, comprises formation of a growth substrate, comprising the transfer of a single-crystal metal film suitable for the growth of the two-dimensional film on a support substrate, and epitaxial growth of the two-dimensional film on the metal film of the substrate.

Classes IPC  ?

• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/02 - Éléments
• C30B 29/66 - Cristaux de forme géométrique complexe, p. ex. tubes, cylindres

Abrégé

3 material to a carrier substrate of silicon material, followed by epitaxial growth of the crystalline layer of PZT material.

Classes IPC  ?

• H10N 30/079 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par dépôt de couches piézo-électriques ou électrostrictives, p. ex. par impression par aérosol ou par sérigraphie à l’aide de couches intermédiaires, p. ex. pour contrôler la croissance
• C30B 23/02 - Croissance d'une couche épitaxiale
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat
• C30B 29/22 - Oxydes complexes
• C30B 33/06 - Assemblage de cristaux
• H10N 30/00 - Dispositifs piézo-électriques ou électrostrictifs
• H10N 30/853 - Compositions céramiques

Abrégé

e) splitting the donor substrate at the buried weakened plane so as to transfer the membrane comprising the surface layer and the stiffening layer to the carrier substrate.

Classes IPC  ?

• B81C 1/00 - Fabrication ou traitement de dispositifs ou de systèmes dans ou sur un substrat

Abrégé

A process for transferring blocks from a donor to a receiver substrate, comprises: arranging a mask facing a free surface of the donor substrate, the mask having one or more openings that expose the free surface of the donor substrate, the openings distributed according to a given pattern; forming, by ion implantation through the mask, an embrittlement plane in the donor substrate vertically in line with at least one region exposed through the mask, the embrittlement plane delimiting a respective surface region; forming a block that is raised relative to the free surface of the donor substrate localized vertically in line with each respective embrittlement plane, the block comprising the respective surface region; bonding the donor substrate to the receiver substrate via each block located at the bonding interface, after removing the mask; and detaching the donor substrate along the localized embrittlement planes to transfer blocks onto the receiver substrate.

Classes IPC  ?

• H01L 21/762 - Régions diélectriques
• H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
• H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

Abrégé

A method of fabricating a substrate for epitaxial growth of a layer of gallium nitride (GaN), aluminum gallium nitride (AlGaN) or indium gallium nitride (InGaN), comprises the following successive steps: providing a base substrate comprising at least one layer of single-crystal silicon carbide, performing epitaxial growth of a layer of semi-insulating SiC having a thickness larger than 1 μm on the layer of single-crystal SiC to form a donor substrate, implanting ionic species into the layer of semi-insulating SiC so as to form a weakened region defining a thin layer of single-crystal semi-insulating SiC to be transferred, bonding the layer of semi-insulating SiC directly to a receiver substrate having a high electrical resistivity, and detaching the donor substrate along the weakened region so as to transfer the thin layer of single-crystal semi-insulating SiC to the receiver substrate.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• C30B 29/40 - Composés AIII BV
• C30B 29/36 - Carbures
• H01L 29/66 - Types de dispositifs semi-conducteurs
• H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
• C30B 31/22 - Dopage par irradiation au moyen de radiations électromagnétiques ou par rayonnement corpusculaire par implantation d'ions

Abrégé

A method of producing a substrate for epitaxial growth of a gallium-based III-N alloy layer comprises the following consecutive steps: —providing a donor substrate of semi-insulating monocrystalline silicon carbide, —implanting ionic species in the donor substrate so as to form a zone of weakness defining a thin layer of semi-insulating monocrystalline SiC to be transferred, —bonding the donor substrate to a first receiving substrate by means of a bonding layer, —detaching the donor substrate along the zone of weakness so as to transfer the thin layer of semi-insulating monocrystalline SiC on to the first receiving substrate, —forming an additional layer of semi-insulating SiC on the transferred thin layer, —bonding the additional layer to a second receiving substrate having a high electrical resistivity, —removing at least a portion of the bonding layer so as to detach the first receiving substrate and expose the layer of transferred semi-insulating monocrystalline SiC.

Classes IPC  ?

• H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
• H01L 29/66 - Types de dispositifs semi-conducteurs
• C30B 31/22 - Dopage par irradiation au moyen de radiations électromagnétiques ou par rayonnement corpusculaire par implantation d'ions
• C30B 29/36 - Carbures
• C30B 29/40 - Composés AIII BV
• C30B 25/18 - Croissance d'une couche épitaxiale caractérisée par le substrat

Abrégé

A surface elastic wave filter has resonant cavities and comprises a composite substrate formed of a base substrate and a piezoelectric upper layer; at least one input electroacoustic transducer and an output electroacoustic transducer, arranged on the upper layer, and at least one internal reflecting structure, arranged between the input electroacoustic transducer and the output electroacoustic transducer. The internal reflecting structure comprises a first structure comprising at least one reflection grating having a first period and a second structure comprising at least one reflection grating having a second period, the first period being greater than the second period.

Classes IPC  ?

• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails

Abrégé

A method for fabricating a strained semiconductor-on-insulator substrate comprises bonding a donor substrate to a receiving substrate with a dielectric layer at the interface. The donor substrate comprises a monocrystalline carrier substrate, an intermediate etch-stop layer, and a monocrystalline semiconductor layer. The monocrystalline semiconductor layer is transferred from the donor substrate to the receiving substrate. Trench isolations are formed to cut a portion from a layer stack including the transferred monocrystalline semiconductor layer, the dielectric layer, and the strained semiconductor material layer. The cutting operation results in relaxation of strain in the strained semiconductor material, and in application of strain to the transferred monocrystalline semiconductor layer. After transferring the monocrystalline semiconductor layer and before the cutting operation, a portion of the carrier substrate is selectively etched with respect to the intermediate layer, and the intermediate layer is selectively etched with respect to the monocrystalline semiconductor layer.

Classes IPC  ?

• H01L 21/00 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
• H01L 21/762 - Régions diélectriques

Abrégé

A substrate for a surface acoustic wave device or bulk acoustic wave device, comprising a support substrate and an piezoelectric layer on the support substrate, wherein the support substrate comprises a semiconductor layer on a stiffening substrate having a coefficient of thermal expansion that is closer to the coefficient of thermal expansion of the material of the piezoelectric layer than that of silicon, the semiconductor layer being arranged between the piezoelectric layer and the stiffening substrate.

Classes IPC  ?

• H03H 9/02 - Réseaux comprenant des éléments électromécaniques ou électro-acoustiquesRésonateurs électromécaniques Détails
• A61B 5/00 - Mesure servant à établir un diagnostic Identification des individus
• A61B 5/145 - Mesure des caractéristiques du sang in vivo, p. ex. de la concentration des gaz dans le sang ou de la valeur du pH du sang
• A61B 5/1459 - Mesure des caractéristiques du sang in vivo, p. ex. de la concentration des gaz dans le sang ou de la valeur du pH du sang en utilisant des capteurs optiques, p. ex. des oxymètres à photométrie spectrale invasifs, p. ex. introduits dans le corps par un cathéter
• H03H 3/02 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs
• H03H 3/04 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux piézo-électriques ou électrostrictifs pour obtenir une fréquence ou un coefficient de température désiré
• H03H 3/10 - Appareils ou procédés spécialement adaptés à la fabrication de réseaux d'impédance, de circuits résonnants, de résonateurs pour la fabrication de résonateurs ou de réseaux électromécaniques pour la fabrication de résonateurs ou de réseaux utilisant des ondes acoustiques de surface pour obtenir une fréquence ou un coefficient de température désiré
• H03H 9/13 - Moyens d'excitation, p. ex. électrodes, bobines pour réseaux se composant de matériaux piézo-électriques ou électrostrictifs
• H03H 9/145 - Moyens d'excitation, p. ex. électrodes, bobines pour réseaux utilisant des ondes acoustiques de surface
• H03H 9/17 - Détails de réalisation de résonateurs se composant de matériau piézo-électrique ou électrostrictif ayant un résonateur unique
• H03H 9/25 - Détails de réalisation de résonateurs utilisant des ondes acoustiques de surface
• H03H 9/56 - Filtres à cristaux monolithiques
• H03H 9/64 - Filtres utilisant des ondes acoustiques de surface
• H10N 30/072 - Formation de parties ou de corps piézo-électriques ou électrostrictifs sur un élément électrique ou sur un autre support par laminage ou collage de corps piézo-électriques ou électrostrictifs
• H10N 30/085 - Mise en forme ou usinage de corps piézo-électriques ou électrostrictifs par usinage
• H10N 30/87 - Électrodes ou interconnexions, p. ex. connexions électriques ou bornes
• H10N 39/00 - Dispositifs intégrés, ou ensembles de plusieurs dispositifs, comportant au moins un élément piézo-électrique, électrostrictif ou magnétostrictif couvert par les groupes

Abrégé

A method for producing a substrate for the epitaxial growth of a gallium-based III-N alloy layer comprises the following successive steps: —providing a donor substrate of single-crystal silicon carbide; —implanting ions in the donor substrate to form an embrittlement zone defining a thin film layer of single-crystal SiC; —bonding the donor substrate onto a first receiving substrate via a bonding layer; —detaching the donor substrate along the embrittlement zone to transfer the thin film of SiC onto the first receiving substrate; —epitaxially growing a layer of semi-insulating SiC having a thickness greater than 1 μm on the thin film of SiC; —bonding the layer of semi-insulating SiC onto a second receiving substrate having a high electrical resistivity; —removing at least a portion of the bonding layer to detach the first receiving substrate; and —removing the transferred thin film of single-crystal SiC, to expose the semi-insulating SiC layer.

Classes IPC  ?

• C30B 25/02 - Croissance d'une couche épitaxiale
• C30B 25/20 - Croissance d'une couche épitaxiale caractérisée par le substrat le substrat étant dans le même matériau que la couche épitaxiale
• C30B 29/40 - Composés AIII BV
• H01L 21/762 - Régions diélectriques