Semiconductor Components Industries, L.L.C.

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 5 042 pour Semiconductor Components Industries, L.L.C. Trier par
Recheche Texte
Brevet
États-Unis - USPTO
Excluant les filiales
Affiner par Reset Report
Date
Nouveautés (dernières 4 semaines) 22
2025 février (MACJ) 6
2025 janvier 19
2024 décembre 13
2024 novembre 21
Voir plus
Classe IPC
H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 399
H01L 29/66 - Types de dispositifs semi-conducteurs 396
H01L 27/146 - Structures de capteurs d'images 371
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs 369
H02M 1/00 - Détails d'appareils pour transformation 291
Voir plus
Statut
En Instance 339
Enregistré / En vigueur 4 703
Résultats pour  brevets
  1     2     3     ...     51        Prochaine page

1.

METHOD AND SYSTEM FOR A FIN-BASED VOLTAGE CLAMP

      
Numéro d'application 18932513
Statut En instance
Date de dépôt 2024-10-30
Date de la première publication 2025-02-13
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Walker, Andrew J.
  • Drowley, Clifford Ian
  • Pidaparthi, Subhash Srinivas
  • Edwards, Andrew P.
  • Sharifzadeh, Shahin
  • Tandingan, Joseph

Abrégé

A method of clamping a voltage includes providing a fin-based field effect transistor (FinFET) device. The FinFET device includes an array of FinFETs. Each FinFET includes a source contact electrically coupled to a fin and a gate contact. The method also includes applying the voltage to the source contact and applying a second voltage to the gate contact. The voltage is greater than the second voltage. The method further includes increasing the voltage to a threshold voltage and conducting current from the source contact to the gate contact in response to the voltage reaching the threshold voltage.

Classes IPC  ?

  • H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface

2.

ANALOG-TO-DIGITAL CONVERTER FOR SIGNAL SAMPLING

      
Numéro d'application 18447630
Statut En instance
Date de dépôt 2023-08-10
Date de la première publication 2025-02-13
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Young, Brian

Abrégé

A system may include an analog-to-digital converter (ADC) that contains a capacitive digital-to-analog converter (CDAC). An input signal for the ADC may be sampled at different times using multi-sampling circuitry. The multi-sampling circuitry may include sampling capacitors that form at least part of the CDAC.

Classes IPC  ?

  • H03M 1/46 - Valeur analogique comparée à des valeurs de référence uniquement séquentiellement, p. ex. du type à approximations successives avec convertisseur numérique/analogique pour fournir des valeurs de référence au convertisseur
  • H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N

3.

COPPER PAD METALLIZATION SYSTEMS AND RELATED METHODS

      
Numéro d'application 18446127
Statut En instance
Date de dépôt 2023-08-08
Date de la première publication 2025-02-13
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Brizar, Guy
  • Seddon, Michael J.

Abrégé

Implementations of a method of forming an interconnect may include forming a seed layer over a plurality of pads; patterning a layer of photoresist with a plurality of openings exposing the plurality of pads; forming a plurality of copper interconnects by electroplating each copper interconnect of the plurality of copper interconnects into each opening of the plurality of openings; removing the layer of photoresist; etching the seed layer; forming one or more layers on the plurality of copper interconnect; and patterning a layer of polyimide over the plurality of copper interconnects to form at least one opening over at least one copper interconnect of the plurality of copper interconnects.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux

4.

POWER MODULE PACKAGE BASEPLATE WITH STEP RECESS DESIGN

      
Numéro d'application 18925813
Statut En instance
Date de dépôt 2024-10-24
Date de la première publication 2025-02-13
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Yao, Yushuang
  • Ng, Vemmond Jeng Hung

Abrégé

Implementations described herein are related to a semiconductor device package having an improved baseplate. In such an improved baseplate, there is a recess cut out of a region of a surface of the baseplate such that the recess has a first sidewall having a first thickness above a recess base and a second sidewall having a second thickness above the recess base. A substrate, e.g., a direct bonded copper (DBC) substrate, may be attached to the baseplate at a recess base using, e.g., a solder layer between the recess base and a surface of the substrate.

Classes IPC  ?

  • H01L 23/492 - Embases ou plaques
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou

5.

DIAGNOSING POWER RAIL OVER-VOLTAGE AND UNDER-VOLTAGE CONDITIONS

      
Numéro d'application 18366895
Statut En instance
Date de dépôt 2023-08-08
Date de la première publication 2025-02-13
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Joos, Dieter Jozef

Abrégé

Power monitors, power supply circuits, and methods for operating a power supply. The method includes determining a voltage of a power rail provided to a load device from the power supply. The method also includes detecting that the voltage of the power rail is greater than or equal to an over-voltage threshold. The method further includes incrementing an over-voltage counter when the voltage of the power rail is detected as being greater than or equal to the over-voltage threshold. The method also includes detecting that the over-voltage counter is equal to a threshold value. The method further includes generating an interrupt signal when the over-voltage counter is detected as being equal to the threshold value.

Classes IPC  ?

  • G06F 1/28 - Surveillance, p. ex. détection des pannes d'alimentation par franchissement de seuils
  • G06F 1/30 - Moyens pour agir en cas de panne ou d'interruption d'alimentation

6.

POWER SYSTEM HAVING MULTI-TRIGGER ALL-PHASE ACTIVATION

      
Numéro d'application 18922994
Statut En instance
Date de dépôt 2024-10-22
Date de la première publication 2025-02-06
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Spillane, Margaret
  • Burke, Kieran
  • Dillon, Gary

Abrégé

A multi-phase power system configured to add and remove phases according to a plurality of states can increase the efficiency of the power system, which can increase a battery life in mobile applications. After phases are shed, a load may quickly change requiring all phases to be activated before an over current protection triggers a shutdown. The response of the power system to these load transients may be improved through the use of multiple triggers, which can provide an early warning of the changing load requirements more accurately and consistently than a single trigger.

Classes IPC  ?

  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs

7.

MONITORING TEMPERATURE PER PHASE IN A MULTIPHASE POWER STAGE

      
Numéro d'application 18913004
Statut En instance
Date de dépôt 2024-10-11
Date de la première publication 2025-01-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Spillane, Margaret
  • Kelliher, Kevin
  • Cregg, Owen
  • Harriman, Paul J.

Abrégé

A multiphase power stage that includes addressing and communication techniques to read temperatures of the phases for thermal load balancing is disclosed. The disclosure describes driver modules that can be assigned addresses for serial communication on a common communication bus by temporarily communicating the addresses over dedicated pulse width modulation connections between the driver modules and the controller. After assignment, a temperature request message, addressed to a driver module, can trigger the driver module to transmit an analog temperature signal to a common temperature bus coupled between the driver modules and the controller. The temperatures of the driver modules may be collected in order to activate and deactivate driver modules based on their temperatures, which can balance a thermal load on the multiphase power stage.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique

8.

SECURE SERIAL BUS WITH AUTOMOTIVE APPLICATIONS

      
Numéro d'application 18917293
Statut En instance
Date de dépôt 2024-10-16
Date de la première publication 2025-01-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hustava, Marek

Abrégé

Secure serial bus communication methods and devices suitable for automotive applications. An illustrative integrated circuit includes: a scrambler configured to process data packets into masked data packets using a configuration or an initial state derived by proprietary processing of a seed value stored in the clear or received via a bus; and a digital-to-analog converter configured to send the masked data packets via the bus.

Classes IPC  ?

  • G06F 21/72 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du calcul ou du traitement de l’information dans les circuits de cryptographie
  • H04L 12/40 - Réseaux à ligne bus

9.

Planar JFET Device with Reduced Gate Resistance

      
Numéro d'application 18358367
Statut En instance
Date de dépôt 2023-07-25
Date de la première publication 2025-01-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Bolotnikov, Alexander Viktorovich

Abrégé

A junction field effect transistor (JFET) includes a drift region disposed on a substrate that includes a drain region of the JFET. A lower gate region is disposed on the drift region, a source region is disposed above the lower gate region, and an upper gate region at least partially surrounding the source region and extending laterally beyond the lower gate region is disposed above the source region. The upper gate region extends laterally beyond the lower gate region by a distance defining a gate offset width between the upper gate region and the lower gate region.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

10.

INTEGRATION OF SEMICONDUCTOR DEVICE ASSEMBLIES WITH THERMAL DISSIPATION MECHANISMS

      
Numéro d'application 18359259
Statut En instance
Date de dépôt 2023-07-26
Date de la première publication 2025-01-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Krishnan, Shutesh
  • Chew, Chee Hiong
  • Lin, Yusheng
  • Paul, Roveendra

Abrégé

In a general aspect, a semiconductor device assembly includes a metallic chamber configured to transfer thermal energy from a first surface of the metallic chamber to a second surface of the metallic chamber opposite the first surface, a thermally conductive polymer layer disposed on the first surface of the metallic chamber, a patterned metal layer disposed on the thermally conductive polymer layer, and at least one semiconductor die disposed on the patterned metal layer.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/427 - Refroidissement par changement d'état, p. ex. caloducs

11.

COPPER FEATURES AND RELATED METHODS OF FORMING

      
Numéro d'application 18355171
Statut En instance
Date de dépôt 2023-07-19
Date de la première publication 2025-01-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Seddon, Michael J.

Abrégé

Implementations of a method of forming a copper feature may include providing a copper layer with a thickness thicker than 1 mm; cutting a trench partially through the thickness leaving a remaining thickness using a laser; and, after cutting, removing the remaining thickness using a water jet.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

12.

COUPLED GUARD RINGS FOR EDGE TERMINATION

      
Numéro d'application 18905003
Statut En instance
Date de dépôt 2024-10-02
Date de la première publication 2025-01-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Drowley, Clifford
  • Edwards, Andrew P.
  • Cui, Hao
  • Pidaparthi, Subhash Srinivas

Abrégé

A semiconductor device includes an active device region and a plurality of guard rings arranged in a first concentric pattern surrounding the active device region. The semiconductor device also includes a plurality of junctions arranged in a second concentric pattern surrounding the active device region. At least one of the plurality of junctions is arranged between two adjacent guard rings of the plurality of guard rings, and the plurality of junctions have a different resistivity than the plurality of guard rings. The semiconductor device further includes a plurality of coupling paths. At least one of the plurality of coupling paths is arranged to connect two adjacent guard rings of the plurality of guard rings.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
  • H01L 21/266 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions en utilisant des masques
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

13.

METHODS FOR MITIGATING LAG IN IMAGE SENSOR DEVICES

      
Numéro d'application 18906815
Statut En instance
Date de dépôt 2024-10-04
Date de la première publication 2025-01-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Cowley, Nicholas Paul

Abrégé

Implementations of a method of mitigating lag for an image sensor device may include reading a row of data from an Nth frame of image data from an image sensor device; correcting the row of data using truncated row data from an N-1th frame stored in a memory operatively coupled with the image sensor device to form a lag corrected row of data; outputting the lag corrected row of data; truncating the row of data to form truncated row data from the Nth frame; and storing the truncated row data from the Nth frame in the memory.

Classes IPC  ?

  • H04N 25/40 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner
  • H04N 1/21 - Enregistrement intermédiaire de l'information

14.

COMPACT DIRECT-BONDED METAL SUBSTRATE PACKAGE

      
Numéro d'application 18353148
Statut En instance
Date de dépôt 2023-07-17
Date de la première publication 2025-01-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Sabando, Silnore Tejero
  • Chew, Chee Hiong

Abrégé

A compact power inverter is efficiently laid out on a multi-layer direct bond metal (DBM) structure, having a reduced footprint and straight, short-run wire bonds. The compact layout reduces an amount of material needed to fabricate a multi-layer DBM that includes a silicon nitride ceramic layer. The layout is further designed so that wire bonds can be routed without bending around corners. The compact DBM structure and short wire bonds provide a solution that is both low-cost and highly reliable.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/498 - Connexions électriques sur des substrats isolants

15.

TEMPORARY SUBSTRATE CARRIERS

      
Numéro d'application 18355048
Statut En instance
Date de dépôt 2023-07-19
Date de la première publication 2025-01-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Seddon, Michael J.

Abrégé

Implementations of a substrate carrier may include a frame including an inner perimeter, the inner perimeter configured to be smaller than a perimeter of an organic substrate panel including multiple semiconductor die coupled thereto; and an outer perimeter configured to be larger than the perimeter of the organic substrate panel; wherein an edge of the frame between the inner perimeter and outer perimeter may be configured to rest against the organic substrate panel to prevent warpage during a heating operation.

Classes IPC  ?

  • H01L 21/673 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants utilisant des supports spécialement adaptés
  • B65D 61/00 - Châssis ou supports externes conçus pour être assemblés autour d'objets ou appliqués contre eux

16.

SEMICONDUCTOR PACKAGES WITH WETTABLE FLANKS AND RELATED METHODS

      
Numéro d'application 18625487
Statut En instance
Date de dépôt 2024-04-03
Date de la première publication 2025-01-16
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Then, Nam Khong
  • Ler, Hui Min
  • Celaya, Phillip
  • Chew, Chee Hiong

Abrégé

Implementations of a leadframe for a semiconductor package may include a half-etched gate lead directly coupled to a gate tie bar; a half-etched source lead directly coupled to a source tie bar; and a die flag directly coupled to at least two die flag tie bars. The gate tie bar and the source tie bar may be configured to enable electroplating of a flank of the half-etched gate lead and the half-etched source lead.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 23/495 - Cadres conducteurs
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

17.

METHOD FOR DEFINING A GAP HEIGHT WITHIN AN IMAGE SENSOR PACKAGE

      
Numéro d'application 18902029
Statut En instance
Date de dépôt 2024-09-30
Date de la première publication 2025-01-16
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsieh, Yu-Te

Abrégé

According to an aspect, an image sensor package includes a substrate, an image sensor die coupled to the substrate, a light transmitting member, and a plurality of pillar members disposed between and contacting the image sensor die and the light transmitting member. A height of the plurality of pillar members defines a gap height between an active region of the image sensor die and the light transmitting member. The image sensor package including a bonding material that couples the light transmitting member to the image sensor. The bonding material contacts a side of a pillar member, of the plurality of pillar members, that extends between a first end contacting the light transmitting member and a second end contacting the image sensor die.

Classes IPC  ?

18.

SUPPORTS FOR THINNED SEMICONDUCTOR SUBSTRATES AND RELATED METHODS

      
Numéro d'application 18902565
Statut En instance
Date de dépôt 2024-09-30
Date de la première publication 2025-01-16
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Seddon, Michael J.
  • Carney, Francis J.

Abrégé

Implementations of a semiconductor substrate may include a wafer including a first side and a second side; and a support structure coupled to the wafer at a desired location on the first side, the second side, or both the first side and the second side. The support structure may include an organic compound.

Classes IPC  ?

  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test
  • H01L 23/14 - Supports, p. ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
  • H01L 23/32 - Supports pour maintenir le dispositif complet pendant son fonctionnement, c.-à-d. éléments porteurs amovibles
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

19.

SCINTILLATOR CRYSTAL AND PHOTOMULTIPLIER ASSEMBLIES WITH IMPROVED EMISSION DETECTION

      
Numéro d'application 18766902
Statut En instance
Date de dépôt 2024-07-09
Date de la première publication 2025-01-16
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Mcgarvey, Brian Patrick

Abrégé

In a general aspect, an apparatus includes a scintillator crystal, and a semiconductor die including a first side and a second side opposite the first side. The semiconductor die includes a photomultiplier array disposed on the first side. The scintillator crystal is disposed on the first side of the semiconductor die. The apparatus also includes a carrier disposed on the second side of the semiconductor die. The photomultiplier array is electrically coupled with the carrier. The apparatus further includes a molding material disposed on a sidewall defined by at least one of the semiconductor die or the carrier. The molding material is configured to protect the photomultiplier array from moisture ingress.

Classes IPC  ?

  • G01T 1/20 - Mesure de l'intensité de radiation avec des détecteurs à scintillation
  • A61B 6/03 - Tomographie informatisée
  • G01T 1/29 - Mesure effectuée sur des faisceaux de radiations, p. ex. sur la position ou la section du faisceauMesure de la distribution spatiale de radiations
  • H01L 27/146 - Structures de capteurs d'images

20.

MULTIDIE SUPPORTS AND RELATED METHODS

      
Numéro d'application 18902442
Statut En instance
Date de dépôt 2024-09-30
Date de la première publication 2025-01-16
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Seddon, Michael J.
  • Carney, Francis J.

Abrégé

Implementations of a semiconductor device may include a first largest planar surface, a second largest planar surface and a thickness between the first largest planar surface and the second largest planar surface; and one of a permanent die support structure, a temporary die support structure, or any combination thereof coupled to one of the first largest planar surface, the second largest planar surface, the thickness, or any combination thereof. The first largest planar surface, the second largest planar surface, and the thickness may be formed by at least two semiconductor die. The warpage of one of the first largest planar surface or the second largest planar surface may be less than 200 microns.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/32 - Supports pour maintenir le dispositif complet pendant son fonctionnement, c.-à-d. éléments porteurs amovibles
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

21.

OFFSET CANCEL SYSTEMS AND METHODS FOR RESOLVER-TYPE SENSORS

      
Numéro d'application 18902645
Statut En instance
Date de dépôt 2024-09-30
Date de la première publication 2025-01-16
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Takai, Kazumasa

Abrégé

Implementations of a resolver sensor system may include a signal amplifier portion configured to be coupled to a magnetoresistive sensor coupled with a movable element where the signal amplifier portion configured to receive a sine signal and a cosine signal from the magnetoresistive sensor; and a sensor offset canceling portion coupled with a signal amplifier portion. The sensor offset canceling portion may be configured to generate a direct current offset correction signal to the signal amplifier portion which uses two or more amplifiers included in the signal amplifier portion to receive the sine signal and the cosine signal and to generate corresponding adjusted digital sine and cosine signals. The signal amplifier portion may be configured to provide the adjusted digital sine signal and the adjusted digital cosine signal to one of the servo signal processor or the system controller for use in determining a position of the movable element.

Classes IPC  ?

  • G01D 5/16 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier la résistance

22.

ROTOR FOR INDUCTIVE POSITION SENSOR

      
Numéro d'application 18430787
Statut En instance
Date de dépôt 2024-02-02
Date de la première publication 2025-01-16
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Bertin, Jacques Jean

Abrégé

An inductive position sensor subsystem is disclosed. The inductive position sensor includes a fine rotor located on a first printed circuit board, and a metallic coarse rotor including a metal support to which the first printed circuit board is coupled. The inductive position sensor also includes a fine sensor receiver and a coarse sensor receiver that generate respective pluralities of sensor signals based on the rotation of the fine rotor and the metallic coarse rotor. The fine sensor receiver and the coarse sensor receiver are located on a second printed circuit board separate from the first printed circuit board.

Classes IPC  ?

  • G01D 5/22 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile influençant deux bobines par une action différentielle

23.

LIDAR System with Dynamic Resolution

      
Numéro d'application 18890510
Statut En instance
Date de dépôt 2024-09-19
Date de la première publication 2025-01-09
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Koudar, Ivan
  • Palubiak, Dariusz Piotr
  • Buckley, Steven John
  • Gnecchi, Salvatore

Abrégé

An imaging system may include a silicon photomultiplier with single-photon avalanche diodes (SPADs). The imaging system may be a LIDAR imaging system with LIDAR processing circuitry. To reduce memory requirements in the LIDAR processing circuitry, a dynamic resolution storage scheme may be used. The LIDAR processing circuitry may include autonomous dynamic resolution circuitry that receives input from a time-to-digital converter (TDC). The autonomous dynamic resolution circuitry may include a plurality of memory banks having different resolutions. Based on the magnitude of the input from the TDC, an appropriate memory bank may be selected. In parallel, an address encoder may select a memory bin based on the input from the TDC.

Classes IPC  ?

  • G01S 7/4865 - Mesure du temps de retard, p. ex. mesure du temps de vol ou de l'heure d'arrivée ou détermination de la position exacte d'un pic
  • G01S 7/481 - Caractéristiques de structure, p. ex. agencements d'éléments optiques
  • G01S 17/10 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes à modulation d'impulsion interrompues

24.

DIE-SUBSTRATE INTERFACE INCLUDING LOCKING FEATURES

      
Numéro d'application 18346976
Statut En instance
Date de dépôt 2023-07-05
Date de la première publication 2025-01-09
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Yan, Hao
  • Feng, Kun
  • Ji, Sixin
  • Ge, Zhengdong

Abrégé

A die-attach process that creates a bond strength sufficient to hold a die to a substrate while it is handled before being permanently attached is disclosed. The die-attach process includes forming locking features in a metal layer of a substrate so a bond at the die-substrate interface is strengthened. The locking features may include a plurality of cavities or slots formed in a metal layer of the substrate. The cavities and slots can increase a surface area and provide anchor points for a die-attach film placed between the die and the substrate.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

25.

PADS FOR IMAGE SENSORS AND RELATED METHODS

      
Numéro d'application 18347702
Statut En instance
Date de dépôt 2023-07-06
Date de la première publication 2025-01-09
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

Implementations of a pad for an image sensor may include a pad base coupled in a pad opening formed in an image sensor die and a layer of metal directly coupled to the pad base extending to a top surface of the pad opening. The pad base may directly couple with a first metallization layer of the image sensor die.

Classes IPC  ?

26.

IGNITER CIRCUIT HAVING AN ADJUSTABLE OVER DWELL TIME

      
Numéro d'application 18338278
Statut En instance
Date de dépôt 2023-06-20
Date de la première publication 2024-12-26
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Honma, Hirotada

Abrégé

An ignition system may include an igniter circuit to control the current in a coil supplied by a battery based on an input signal from an engine control unit. To prevent overheating, the igniter circuit may be configured to shut down the current in the coil when the input signal is held high for an over dwell period. The disclosed igniter circuit is configured with circuitry to automatically adjust the over dwell period used based on a condition of the battery to prevent overheating without prematurely shutting down. The automatic adjustment includes indirectly monitoring the battery condition based on a current or a voltage of a switching device coupled to the coil.

Classes IPC  ?

  • H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries
  • H01T 15/00 - Circuits spécialement adaptés aux éclateurs, p. ex. circuits d'allumage
  • H03K 21/08 - Circuits de sortie

27.

SEMICONDUCTOR PACKAGE MODEL GENERATION SYSTEMS AND RELATED METHODS

      
Numéro d'application 18648952
Statut En instance
Date de dépôt 2024-04-29
Date de la première publication 2024-12-26
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Neumaier, Klaus
  • Victory, James Joseph
  • Valenta, Vaclav
  • Yadav, Sameer
  • Chu, Wai Lun

Abrégé

Implementations of an object file for modeling using a three dimensional modeling module may include a first object defined as a root object, the first object corresponding with a first component of a semiconductor package; a second object corresponding with a second component of the semiconductor package directly physically coupled to the first component of the semiconductor package, the second object including a reference to the root object; and at least a third object corresponding with a third component of the semiconductor package, the third object including a reference to the root object, the third component of the semiconductor package directly coupled with a fourth component of the semiconductor package indirectly physically coupled to the second component of the semiconductor package.

Classes IPC  ?

  • G06F 30/31 - Saisie informatique, p. ex. éditeurs spécifiquement adaptés à la conception de circuits
  • G06F 111/20 - CAO de configuration, p. ex. conception par assemblage ou positionnement de modules sélectionnés à partir de bibliothèques de modules préconçus

28.

ANTI-FLARE SEMICONDUCTOR PACKAGES AND RELATED METHODS

      
Numéro d'application 18824760
Statut En instance
Date de dépôt 2024-09-04
Date de la première publication 2024-12-26
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side. A first side of an optically transmissive lid may be coupled to the second side of the semiconductor die through one or more dams. The packages may also include a light block material around the semiconductor package extending from the first side of the semiconductor die to a second side of the optically transmissive lid. The package may include an opening in the light block material on the second side of the optically transmissive lid that substantially corresponds with an active area of the semiconductor die.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

29.

MOLDED PACKAGING FOR WIDE BAND GAP SEMICONDUCTOR DEVICES

      
Numéro d'application 18829030
Statut En instance
Date de dépôt 2024-09-09
Date de la première publication 2024-12-26
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Quinones, Maria Clemens Ypil
  • Dosdos, Bigildis
  • Teysseyre, Jerome
  • Almagro, Erwin Ian Vamenta
  • Manatad, Romel N.

Abrégé

A semiconductor device package may include a leadframe having a first portion with first extended portions and a second portion with second extended portions. Mold material may encapsulate a portion of the leadframe and a portion of a semiconductor die mounted to the leadframe. A first set of contacts of the semiconductor die may be connected to a first surface of the first extended portions, while a second set of contacts may be connected to a first surface of the second extended portions. A mold-locking cavity having the mold material included therein may be disposed in contact with a second surface of the first extended portions opposed to the first surface of the first extended portions, a second surface of the second extended portions opposed to the first surface of the second extended portions, the first portion of the leadframe, and the second portion of the leadframe.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/482 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p. ex. marques de repérage, schémas de test

30.

HYBRID ANALOG-TO-DIGITAL CONVERTER

      
Numéro d'application 18336472
Statut En instance
Date de dépôt 2023-06-16
Date de la première publication 2024-12-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Venkatesh, Ananthesh
  • Sarkar, Mukul

Abrégé

A system may include a hybrid analog-to-digital converter (ADC) that forms a flash ADC in a first mode and a delta-sigma ADC is a second mode. The flash ADC may provide output resulting from a coarse analog-to-digital conversion. The output from the coarse analog-to-digital conversion may be used to configure the delta-sigma ADC to perform a fine analog-to-digital conversion.

Classes IPC  ?

  • H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
  • H04N 25/772 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs comprenant des convertisseurs A/N, V/T, V/F, I/T ou I/F

31.

SYSTEM AND METHOD FOR COMMUNICATING DRIVER READINESS TO A CONTROLLER

      
Numéro d'application 18435788
Statut En instance
Date de dépôt 2024-02-07
Date de la première publication 2024-12-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Zou, Han
  • Elwart, Ii, David H.
  • Harriman, Paul J.
  • Lay, Michael Scott

Abrégé

A switching regulator is disclosed that includes a driver having a driver-wake circuit configured to report its readiness for operation during a startup period. The driver-wake circuit can operate during startup by temporarily drawing power from the controller's power supply until the driver's power supply has reached a level sufficient to power the driver-wake circuit. The driver-wake circuit is configured to communicate the status of the driver's power supply during startup over a pin typically used to communicate temperature. Thus, the disclosed driver can communicate status during startup without needing extra pins, and because the circuitry is automatically disconnected after startup, very little additional power is consumed.

Classes IPC  ?

  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

32.

TERMINATION STRUCTURES FOR MOSFETS

      
Numéro d'application 18701585
Statut En instance
Date de dépôt 2023-09-11
Date de la première publication 2024-12-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chowdhury, Sauvik
  • Hossain, Zia
  • Yedinak, Joseph Andrew

Abrégé

Shielded gate semiconductor devices are disclosed for use in high power applications such as electric vehicles and industrial applications. The devices are formed as mesa (106)/trench (400) structures in which shielded gate electrodes are formed in the trenches. Various trench structures (400, 500, 600, 700) are presented that include tapered portions (401) and end tabs (502, 602, 702, 802) that can be beneficial in managing the distribution of electric charge and associated electric fields. The tapered trenches (400) can be used to increase and stabilize breakdown voltages in a termination region (104) of a semiconductor die (100).

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/49 - Electrodes du type métal-isolant-semi-conducteur

33.

ISOLATED 3D SEMICONDUCTOR DEVICE PACKAGE WITH TRANSISTORS ATTACHED TO OPPOSING SIDES OF LEADFRAME SHARING LEADS

      
Numéro d'application 18808298
Statut En instance
Date de dépôt 2024-08-19
Date de la première publication 2024-12-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Maldo, Tiburcio A.
  • Lee, Keunhyuk
  • Teysseyre, Jerome

Abrégé

Described implementations provide wireless, surface mounting of at least two semiconductor devices on opposed surfaces of a leadframe, to provide an isolated, three-dimensional (3D) configuration. The described implementations minimize electrical failures, even for very high voltage applications, while enabling low inductance and high current. Resulting semiconductor device packages have mounting surfaces that provide desired levels of isolation and insulation, while still enabling straightforward mounting techniques, such as soldering, as well as high levels of thermal reliability.

Classes IPC  ?

  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/13 - Supports, p. ex. substrats isolants non amovibles caractérisés par leur forme
  • H01L 23/498 - Connexions électriques sur des substrats isolants

34.

METHOD AND APPARATUS FOR SENSING THE INPUT VOLTAGE OF A POWER CONVERTER

      
Numéro d'application 18814324
Statut En instance
Date de dépôt 2024-08-23
Date de la première publication 2024-12-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Lind, Anders

Abrégé

A method of detecting zero crossings in an AC input voltage at an input of a power converter, including measuring, at a first time, a first voltage. If the first voltage is positive, the method may include determining that the first time corresponds to a positive half-cycle of the AC input voltage. If the first voltage is equal to approximately zero: a) determining that the first time corresponds to a negative half-cycle of the AC input voltage; b) turning on a high-side switch of the power converter for a first time period; and c) measuring, during the first time period, a second voltage. If the second voltage is less than a first threshold, turning off the high-side switch and repeating b) and c) after a time delay. If the second voltage is less than a second threshold, maintaining the high-side switch in an ON state for a second time period.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
  • H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont

35.

POWER MODULE PACKAGE WITH MOLDED VIA AND DUAL SIDE PRESS-FIT PIN

      
Numéro d'application 18326459
Statut En instance
Date de dépôt 2023-05-31
Date de la première publication 2024-12-05
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chi, Heejo
  • Im, Seungwon
  • Jeon, Oseob

Abrégé

A module includes an assembly of a semiconductor device die coupled to a lead frame. A board is disposed below the lead frame. The board includes a plated-through hole (PTH) aligned with an opening in the lead frame above the board. The module further includes a mold body encapsulating at least a portion of the assembly. The mold body includes a through-mold via (TMV) aligned with the opening in the lead frame and with the PTH. The PTH is physically accessible from outside the mold body through the TMV and the opening in the lead frame.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

36.

DYNAMIC AC DROOP CONTROL FOR DC-DC REGULATORS

      
Numéro d'application 18395962
Statut En instance
Date de dépôt 2023-12-26
Date de la première publication 2024-12-05
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Harriman, Paul J.
  • Almukhtar, Basil

Abrégé

A controller for a power converter for providing an output voltage across a load by modulating a current through an inductive element includes a pulse width modulator stage, a droop signal generation circuit, and a first summing device. The pulse width modulator stage is configured to modulate current into the inductive element in response to an error signal. The droop signal generation circuit is configured to form an alternating current (AC) droop signal in response to controlling a current feedback signal indicative of a current through the inductive element, and to provide a droop signal in response to the AC droop signal. The first summing device is configured to provide the error signal in response to a difference between a sum of a voltage feedback signal and the droop signal, and a reference voltage.

Classes IPC  ?

  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle

37.

IMAGE SENSOR PACKAGE HAVING A LIGHT BLOCKING MEMBER

      
Numéro d'application 18799472
Statut En instance
Date de dépôt 2024-08-09
Date de la première publication 2024-12-05
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Hsieh, Yu-Te
  • Chu, I-Lin

Abrégé

According to an aspect, an image sensor package includes a substrate, an image sensor die coupled to the substrate, and a transparent member including a first surface and a second surface, where the second surface of the transparent member is coupled to the image sensor die via one or more dam members such that an empty space exists between an active area of the image sensor die and the second surface of the transparent member. The image sensor package includes a light blocking member coupled to or defined by the transparent member.

Classes IPC  ?

38.

ELECTROLESS PLATING METHODS

      
Numéro d'application 18492867
Statut En instance
Date de dépôt 2023-10-24
Date de la première publication 2024-12-05
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Noma, Takashi
  • Ishibe, Shinzo

Abrégé

Implementations of a method of electroless deposition may include providing a semiconductor substrate including a first largest planar surface and a second largest planar surface; forming a backmetal layer on the second largest planar surface; attaching a tape over the backmetal layer; and electroless depositing a metal layer on a pad included on the first largest planar surface. The method may include, after electroless depositing, removing the tape; and after removing the tape, baking the semiconductor substrate.

Classes IPC  ?

  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • C23C 18/30 - Activation
  • C23C 18/42 - Revêtement avec des métaux nobles
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

39.

SWITCHING POWER CONVERTERS, AND METHODS AND PRIMARY-SIDE CONTROLLERS FOR CONTROLLING SAME

      
Numéro d'application 18322994
Statut En instance
Date de dépôt 2023-05-24
Date de la première publication 2024-11-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Chromcak, Jan

Abrégé

Switching power converters, and methods and primary-side controllers for controlling same. One example is a method of controlling a switching power converter, the method comprising: asserting drive signals applied to a primary switch during a plurality of switching periods; during a first switching period, controlling assertion of a first drive signal based on a sample held by a first capacitor, sampling instantaneous output voltage with a second capacitor, and pre-charging a third capacitor; during a second switching period, controlling assertion of a second drive signal based on a sample held by the second capacitor, sampling instantaneous output voltage with the third capacitor, and pre-charging the first capacitor; and during a third switching period, controlling assertion of a third drive signal based on a sample held by the third capacitor, sampling instantaneous output voltage with the first capacitor, and pre-charging the second capacitor.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques

40.

TAPE HEATING METHODS

      
Numéro d'application 18795699
Statut En instance
Date de dépôt 2024-08-06
Date de la première publication 2024-11-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Seddon, Michael J.

Abrégé

Implementations of a method of increasing the adhesion of a tape. Implementations may include: mounting a tape to a frame, mounting a substrate to the tape, heating the tape after mounting the substrate at one or more temperatures for a predetermined period of time, and increasing an adhesion of the tape to the substrate through heating the tape.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitementAppareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

41.

STRUCTURES AND METHODS FOR SOURCE-DOWN VERTICAL SEMICONDUCTOR DEVICE

      
Numéro d'application 18796083
Statut En instance
Date de dépôt 2024-08-06
Date de la première publication 2024-11-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Grivna, Gordon M.

Abrégé

A semiconductor device includes a region of semiconductor material having a first side and a second side opposite to the first side. Active device structures are adjacent to the first side, the active device structures comprising source regions and gate electrodes. A first gate conductor is at the first side electrically connected to the gate electrodes, a drain region is at the second side, a second gate conductor is at the second side, and through-semiconductor vias extending from the first side towards the side and electrically connecting the first gate electrode to the second gate electrode. A source electrode is at the first side electrically connected to the source regions, and a drain electrode is at the second side electrically connected to the drain region. The through-semiconductor vias are electrically isolated from the source regions and the drain region. The structure provides a gate/drain up with a source-down configuration.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 21/3065 - Gravure par plasmaGravure au moyen d'ions réactifs
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p. ex. fils de connexion ou bornes
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices

42.

HEMT DEVICES WITH REDUCED SIZE AND HIGH ALIGNMENT TOLERANCE

      
Numéro d'application 18796258
Statut En instance
Date de dépôt 2024-08-06
Date de la première publication 2024-11-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Coppens, Peter
  • Moens, Peter
  • Baele, Joris

Abrégé

A High Electron Mobility Transistor (HEMT) includes a source, a drain, a channel layer extending between the source and the drain, a barrier layer formed in contact with the channel layer, and extending between the source and the drain, and a gate formed in contact with, and covering at least a portion of, the barrier layer. The gate has gate edge portions and a gate central portion, and dielectric spacers may be formed over the gate edge portions, with the dielectric spacers having a first width therebetween proximal to the gate, and a second width therebetween distal from the gate, where the second width is longer than the first width.

Classes IPC  ?

  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/40 - Electrodes
  • H01L 29/66 - Types de dispositifs semi-conducteurs

43.

CIRCUITRY AND METHODS FOR MITIGATING IMBALANCE IN IMAGE SENSORS WITH MULTIPLE READOUT PATHS

      
Numéro d'application 18796912
Statut En instance
Date de dépôt 2024-08-07
Date de la première publication 2024-11-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Cowley, Nicholas Paul
  • Engla Syam, Mukesh Rao

Abrégé

An image sensor may include a pixel array and associated readout paths calibration circuitry. The image sensor may include first column readout circuits formed along a first edge of the pixel array and second column readout circuits formed along a second opposing edge of the pixel array. The readout paths calibration circuitry may include one or more first calibration readout circuits located by the first edge of the array, one or more second calibration readout circuits located by the second edge of the array, and an error detection circuit configured to output an error signal based on signals output from the one or more first calibration readout circuits and the one or more second calibration readout circuits. The one or more second calibration readout circuits and the second column readout circuits can receive a reference voltage that is dynamically adjusted based on the error signal.

Classes IPC  ?

  • G06T 7/80 - Analyse des images capturées pour déterminer les paramètres de caméra intrinsèques ou extrinsèques, c.-à-d. étalonnage de caméra
  • H04N 25/633 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit appliqué au courant d'obscurité en utilisant des pixels noirs optiques
  • H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N

44.

Image Sensor with Hybrid Binning

      
Numéro d'application 18321346
Statut En instance
Date de dépôt 2023-05-22
Date de la première publication 2024-11-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Mok, Kai Yau
  • Mlinar, Marko

Abrégé

An image sensor may perform hybrid pixel binning. In pixel binning, pixel values from multiple pixels are combined into a single representative binning value. In a hybrid pixel binning scheme, different pixel groups may be binned in different ways in a single image sensor. When the range of values in a pixel group is low (indicating a flat surface), a mean or median binning scheme may be used. When the range of values in a pixel group is high (indicating an edge), a spatial weighting binning scheme may be used. When a pixel group has an intermediate range, a blend of the median/mean and spatial weighting may be used to avoid undesired blinking in the binning output. The hybrid binning scheme may reduce noise while still preserving high-frequency detail.

Classes IPC  ?

  • H04N 25/77 - Circuits de pixels, p. ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs
  • H04N 25/60 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit

45.

METHOD OF DIRECT COOLING USING A CONDUCTIVE STRIP

      
Numéro d'application 18324362
Statut En instance
Date de dépôt 2023-05-26
Date de la première publication 2024-11-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Kang, Ingoo
  • Jeon, Oseob
  • Im, Seungwon

Abrégé

A package includes a semiconductor die disposed on a three-layer substrate. The three-layer substrate includes a ceramic layer disposed between a top metal layer and a bottom metal layer. The semiconductor die is disposed on the top metal layer. An array of mesas is defined in the bottom metal layer with grooves between the mesas forming a path for cooling fluid flow across a surface of the bottom metal layer.

Classes IPC  ?

  • H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

46.

Imaging Circuitry with High Frame Rate Edge Detection

      
Numéro d'application 18320436
Statut En instance
Date de dépôt 2023-05-19
Date de la première publication 2024-11-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Fadida, Gal

Abrégé

An image sensor may include an array of pixels arranged in rows and columns. Each pixel can include a subpixel circuit and one or more subtraction circuits. Each subpixel circuit can be selectively coupled to neighboring subpixel circuits in the same row via horizontal odd and even switches and can be selectively coupled to neighboring subpixel circuits in the same column via vertical odd and even switches. The horizontal and vertical switches can be turned on in separate phases to store difference values from pairs of neighboring subpixels into the one or more subtraction circuits. The difference values can be read out using comparators and one or more shift registers to output an edge image that includes only edge information.

Classes IPC  ?

  • H04N 25/443 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner en lisant partiellement une matrice de capteurs SSIS en lisant les pixels de zones 2D sélectionnées de la matrice, p. ex. pour le fenêtrage ou le zoom numérique
  • H04N 25/673 - Traitement du bruit, p. ex. détection, correction, réduction ou élimination du bruit appliqué au bruit à motif fixe, p. ex. non-uniformité de la réponse pour la détection ou la correction de la non-uniformité en utilisant des sources de référence
  • H04N 25/701 - Capteurs alignés
  • H04N 25/708 - Pixels pour la détection des bords
  • H04N 25/74 - Circuits de balayage ou d'adressage de la matrice de pixels

47.

SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES

      
Numéro d'application 18777737
Statut En instance
Date de dépôt 2024-07-19
Date de la première publication 2024-11-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Johnson, Derrick
  • Chen, Yupeng
  • Wall, Ralph N.
  • Griswold, Mark

Abrégé

In an example, a semiconductor device includes a semiconductor substrate of a first conductivity type and a semiconductor region of the first conductivity type over the semiconductor substrate. A well region of a second conductivity type is in the semiconductor region. A doped region of the first conductivity type is in the well region. A doped region of the second conductivity type is in the well region. A doped region of the second conductivity type is in the semiconductor substrate at a bottom side. A doped region of the first conductivity type is in the semiconductor substrate at the bottom side. A first conductor is at a top side of the semiconductor region and a second conductor is at the bottom side. In some examples, one or more of doped regions at the bottom side is a patterned doped region.

Classes IPC  ?

  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
  • H01L 27/092 - Transistors à effet de champ métal-isolant-semi-conducteur complémentaires

48.

GLOBAL SHUTTER SENSOR SYSTEMS AND RELATED METHODS

      
Numéro d'application 18789169
Statut En instance
Date de dépôt 2024-07-30
Date de la première publication 2024-11-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Innocent, Manuel H.
  • Geurts, Tomas
  • Price, David T.

Abrégé

Implementations of a semiconductor device may include a photodiode included in a second epitaxial layer of a semiconductor substrate; light shield coupled over the photodiode; and a first epitaxial layer located in one or more openings in the light shield. The first epitaxial layer and the second epitaxial layer may form a single crystal.

Classes IPC  ?

49.

OXIDATION AND CORROSION PREVENTION IN SEMICONDUCTOR DEVICES AND SEMICONDUCTOR DEVICE ASSEMBLIES

      
Numéro d'application 18787369
Statut En instance
Date de dépôt 2024-07-29
Date de la première publication 2024-11-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Yeduru, Srinivasa Reddy
  • Chang, George

Abrégé

In some aspects, the techniques described herein relate to an electronic device including: a substrate; a metallization layer, the metallization layer having: a first surface disposed on the substrate; a second surface opposite the first surface; and a corrosion-prevention implant layer disposed in the metallization layer, the corrosion-prevention implant layer extending from the second surface to a depth from the second surface in the metallization layer, the depth being less than a thickness of the metallization layer; and an electrical connector coupled with the second surface.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

50.

STRUCTURE AND METHOD FOR POWER METAL LINES

      
Numéro d'application 18313425
Statut En instance
Date de dépôt 2023-05-08
Date de la première publication 2024-11-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Kurose, Eiji

Abrégé

A semiconductor device component includes a contact pad disposed on a surface of a semiconductor substrate, a seed metal layer disposed on the contact pad, and an interconnect disposed on the seed metal layer. The seed metal layer has a width that is greater than the width of the interconnect with a footer portion of the seed metal layer extending outside the width of the interconnect. The semiconductor device component further includes an etch-resistant protective structure disposed on surfaces of the interconnect and the footer portion of the seed metal layer extending outside the width of the interconnect.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

51.

RESET OUTPUT WITH OPEN DRAIN CONFIGURATION FOR FUNCTIONAL SAFETY (FUSA) APPLICATIONS

      
Numéro d'application 18315139
Statut En instance
Date de dépôt 2023-05-10
Date de la première publication 2024-11-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Quarmeau, Philippe
  • Koleno, Rastislav
  • Randlisek, Zoltan
  • Joos, Dieter Jozef

Abrégé

Reset output with open drain configuration for functional safety (FUSA) applications. Example embodiments include methods of operating an output of an integrated circuit (IC) including determining an error condition in the IC; generating a reset signal based on the determining the error condition in the IC; selectively conducting, by a field-effect transistor (FET), a first current between an output terminal and a ground terminal of the IC to drive the output terminal to a low voltage state, and thereby signaling the error condition in the IC; conducting a second current between a signal terminal of the IC and a gate of the FET to drive the FET to a conductive state; and selectively driving, in response to the reset signal, the FET to a non-conductive state.

Classes IPC  ?

  • G06F 1/24 - Moyens pour la remise à l'état initial
  • G06F 1/3206 - Surveillance d’événements, de dispositifs ou de paramètres initiant un changement de mode d’alimentation
  • H03K 17/22 - Modifications pour assurer un état initial prédéterminé quand la tension d'alimentation a été appliquée

52.

NONLINEAR, DISCRETE TIME CONTROL OF POWER FACTOR CORRECTION POWER CONVERTER

      
Numéro d'application 18645718
Statut En instance
Date de dépôt 2024-04-25
Date de la première publication 2024-11-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Lind, Anders

Abrégé

An apparatus for controlling a power converter operable to receive a cyclically varying input signal includes a discrete-time, on-time generator coupled to the power converter and configured to regulate an output voltage of the power converter and a controller configured to compare the output voltage of the power converter against a first predetermined range to: obtain a comparison result at a zero-crossing of the cyclically varying input signal and select one of a plurality of operation levels of the discrete-time, on-time generator in response to the comparison result. The plurality of operation levels includes a linear, discrete-time operation level and a nonlinear, discrete-time operation level.

Classes IPC  ?

  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation avec commande numérique
  • H02M 7/5388 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur dans une configuration en pont avec configuration asymétrique des commutateurs

53.

CONTACTOR FOR MULTI DEVICE SOCKETS AND RELATED

      
Numéro d'application 18315060
Statut En instance
Date de dépôt 2023-05-10
Date de la première publication 2024-11-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Celis, Raffy
  • Cagulangan, Zan Valde

Abrégé

A device may include a contactor pad having a first side and a second side. A device may include an opening extending through the contactor pad from the first side to the second side, the opening being configured to receive at least a portion of a socket assembly associated with automated test equipment (ATE) for a semiconductor device. A device may include retaining members disposed on the first side and adjacent to respective edges of the opening, the retaining members being configured to removably secure the socket assembly in the opening.

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p. ex. à l'aide d'un traceur de signaux
  • G01R 1/04 - BoîtiersOrganes de supportAgencements des bornes
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement

54.

NANOPHOTONIC GLOBAL SHUTTER SENSOR

      
Numéro d'application 18309906
Statut En instance
Date de dépôt 2023-05-01
Date de la première publication 2024-11-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Banachowicz, Bartosz Piotr
  • Borthakur, Swarnal

Abrégé

Image sensor pixels, imaging systems, and methods for constructing image sensor pixels. The image sensor pixel includes a photosensitive region, a charge storage node, a deep trench isolation, and a spectral router. The charge storage node is positioned on a back-side of the photosensitive region. The deep trench isolation extends from a front-side of the photosensitive region toward the charge storage node. The spectral router is positioned on the front-side of the photosensitive region. The spectral router is configured to route photons of a first wavelength received at the spectral router into the photosensitive region and away from the charge storage node. The spectral router is also configured to route photons of a second wavelength received at the spectral router to one or more neighboring image sensor pixels.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H04N 25/532 - Commande du temps d'intégration en commandant des obturateurs globaux dans un capteur SSIS CMOS

55.

CHIP STACKING WITH BOND PAD ABOVE A BONDLINE

      
Numéro d'application 18309933
Statut En instance
Date de dépôt 2023-05-01
Date de la première publication 2024-11-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Borthakur, Swarnal
  • Sulfridge, Marc Allen
  • Gambino, Jeffrey Peter
  • Korobov, Vladimir
  • Mauritzson, Richard
  • Price, David T.

Abrégé

A semiconductor device may include a first chip that includes a first wafer and a first dielectric layer disposed thereon. The semiconductor device may include a second chip that includes a second wafer and a second dielectric layer disposed thereon, the second chip having a backside surface and a frontside surface opposed to the backside surface, the second chip being bonded to the first chip at the frontside surface to define a bond line between the first dielectric layer and the second dielectric layer. An opening through the backside surface of the second chip may extend into the second dielectric layer, and a bond pad may be disposed within the second dielectric layer between the second wafer and the bond line.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 23/58 - Dispositions électriques structurelles non prévues ailleurs pour dispositifs semi-conducteurs

56.

METHODS AND SYSTEMS OF A MULTI-PHASE SWITCHING POWER CONVERTER

      
Numéro d'application 18313105
Statut En instance
Date de dépôt 2023-05-05
Date de la première publication 2024-11-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Zafarana, Alessandro

Abrégé

Multi-phase switching power converter. At least one example is a method of operating a multi-phase power converter, the method comprising: operating, by a voltage regulator, a first phase of the multi-phase power converter at a frequency and a first phase-relationship, the first phase comprising first and second power modules; operating, by the voltage regulator, a second phase of the multi-phase power converter at the frequency and a second phase-relationship different than the first phase-relationship, the second phase comprising third and fourth power modules; at least partially balancing current, by the voltage regulator, as between the first phase and the second phase by controlling a first or second duty cycles, respectively; and at least partially balancing current as between the first and second power modules of the first phase based on a local-sharing signal coupled between the first and second power modules.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques

57.

IMAGE SENSORS WITH VARIABLE RESOLUTION IMAGE FORMAT

      
Numéro d'application 18772396
Statut En instance
Date de dépôt 2024-07-15
Date de la première publication 2024-11-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Huggett, Anthony Richard

Abrégé

A system is provided that is configured to encode an image in accordance with a variable resolution image format. The variable resolution image format allows the specification of a number of windows in terms of their location and resolution. The image can be decomposed into a minimum number of square superpixels such that all specified windows are at the assigned resolution or better. By encoding one image where only critical portions are at the high resolution while less critical portions are at intermediate or lower resolutions, the number of bits that need to be transmitted from the system to a remote host subsystem can be dramatically reduced.

Classes IPC  ?

  • G06T 3/4092 - Transcodage de la résolution de l’image, p. ex. en utilisant des architectures client-serveur
  • H01L 27/146 - Structures de capteurs d'images
  • H04N 23/45 - Caméras ou modules de caméras comprenant des capteurs d'images électroniquesLeur commande pour générer des signaux d'image à partir de plusieurs capteurs d'image de type différent ou fonctionnant dans des modes différents, p. ex. avec un capteur CMOS pour les images en mouvement en combinaison avec un dispositif à couplage de charge [CCD] pour les images fixes
  • H04N 25/44 - Extraction de données de pixels provenant d'un capteur d'images en agissant sur les circuits de balayage, p. ex. en modifiant le nombre de pixels ayant été échantillonnés ou à échantillonner en lisant partiellement une matrice de capteurs SSIS

58.

METHOD OF FABRICATING SUPER-JUNCTION BASED VERTICAL GALLIUM NITRIDE JFET AND MOSFET POWER DEVICES

      
Numéro d'application 18775336
Statut En instance
Date de dépôt 2024-07-17
Date de la première publication 2024-11-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Cui, Hao
  • Drowley, Clifford

Abrégé

A vertical MOSFET includes a substrate and a first III-nitride layer of a first conductivity type and having a first dopant concentration coupled to the substrate. First trenches are within the first III-nitride layer. A second III-nitride structure of a second dopant concentration and a second conductivity type opposite to the first conductivity type are within the first trenches. A third III-nitride layer of the second conductivity type is coupled to the first III-nitride layer and the second III-nitride structure. A fourth III-nitride layer of the first conductivity type coupled to the third III-nitride layer. Second trenches are within the third and fourth III-nitride layers. A gate dielectric and a gate conductor are within the second trenches. A source conductor is coupled to an upper portion of the fourth III-nitride layer. The first III-nitride layer and the second III-nitride structure provide a charge balance structure.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/28 - Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes
  • H01L 21/306 - Traitement chimique ou électrique, p. ex. gravure électrolytique
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/808 - Transistors à effet de champ l'effet de champ étant produit par une jonction PN ou une autre jonction redresseuse à jonction PN

59.

PACKAGE WITH MOLDING CAVITY

      
Numéro d'application 18311100
Statut En instance
Date de dépôt 2023-05-02
Date de la première publication 2024-11-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Liu, Yong
  • Chen, Liangbiao
  • Chew, Chee Hiong

Abrégé

A high-power semiconductor device module is implemented with a cavity in the molding package. The cavity reduces a volume of the molding compound, preventing an accumulation of stress in the module, and associated warpage of the package. Chip assemblies within the module are designed to fit within the cavity, so that semiconductor dies, and sensing devices therein are protected from damage during a sintering process in which the module is mounted to a heat sink. After the sintering process, the cavity can be sealed with a gel material. The molding package described herein can also enhance reliability of the module during operation, ensuring that the product is robust for electric and hybrid electric vehicle applications.

Classes IPC  ?

  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 21/477 - Traitement thermique pour modifier les propriétés des corps semi-conducteurs, p. ex. recuit, frittage
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/495 - Cadres conducteurs

60.

SEMICONDUCTOR DEVICE PACKAGE WITH CLIP INTERCONNECT AND DUAL SIDE COOLING

      
Numéro d'application 18755366
Statut En instance
Date de dépôt 2024-06-26
Date de la première publication 2024-10-31
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Estacio, Maria Cristina
  • Cabahug, Elsie Agdon
  • Manatad, Romel N.

Abrégé

In a general aspect, a packaged semiconductor device apparatus a conductive paddle, a semiconductor die coupled with the conductive paddle and a conductive clip having a first portion with a first thickness and a second portion with a second thickness. The first thickness can be greater than the second thickness. The first portion can be coupled with the semiconductor die. The device can also include a molding compound encapsulating the semiconductor die and at least partially encapsulating the conductive paddle and the conductive clip. The device can further include a signal lead that is at least partially encapsulated in the molding compound, the second portion of the conductive clip being coupled with the signal lead.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/29 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par le matériau
  • H01L 23/495 - Cadres conducteurs

61.

FAN OUT PACKAGE FOR A SEMICONDUCTOR POWER MODULE

      
Numéro d'application 18480897
Statut En instance
Date de dépôt 2023-10-04
Date de la première publication 2024-10-31
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Kim, Jihwan
  • Im, Seungwon
  • Jeon, Oseob
  • Shin, Hangil
  • Kim, Taekyun

Abrégé

A fan out package may include a plurality of semiconductor dies, each of the semiconductor dies including a first surface and a second surface opposite to the first surface. The fan out package includes a redistribution layer coupled to the first surface of each of the plurality of semiconductor dies, a dieback conductive member coupled to the second surface of each of the plurality of semiconductors dies, and an encapsulation material coupled to the plurality of semiconductor dies and the dieback conductive member.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
  • H01L 25/11 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

62.

SEMICONDUCTOR PACKAGES AND RELATED METHODS

      
Numéro d'application 18760515
Statut En instance
Date de dépôt 2024-07-01
Date de la première publication 2024-10-24
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Liu, Yong
  • Lin, Yusheng
  • Chen, Liangbiao

Abrégé

Methods of forming semiconductor packages include providing a first insulator layer coupled with a first metallic layer. A recess is formed in the first metallic layer and a semiconductor die is mechanically coupled therein. The die is mechanically coupled with a second metallic layer and the second metallic layer is coupled with a second insulator layer. The die and layers are at least partially encapsulated to form the semiconductor package. The first and/or second metallic layers may be insulator-metal substrates, metal-insulator-metal (MIM) substrates, or may be formed of lead frames. In implementations the package does not include a spacer between the die and the first metallic layer and does not include a spacer between the die and the second metallic layer. In implementations the first insulator layer and the second insulator layer are exposed through the encapsulant or are mechanically coupled with metallic layers exposed through the encapsulant.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/28 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/498 - Connexions électriques sur des substrats isolants

63.

ANTI-FLARE SEMICONDUCTOR PACKAGES AND RELATED METHODS

      
Numéro d'application 18761785
Statut En instance
Date de dépôt 2024-07-02
Date de la première publication 2024-10-24
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side. A first side of an optically transmissive lid may be coupled to the second side of the semiconductor die through one or more dams. The packages may also include a light block material around the semiconductor package extending from the first side of the semiconductor die to a second side of the optically transmissive lid. The package may include an opening in the light block material on the second side of the optically transmissive lid that substantially corresponds with an active area of the semiconductor die.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

64.

METHODS AND APPARATUS FOR REPETITIVE HISTOGRAMMING

      
Numéro d'application 18762256
Statut En instance
Date de dépôt 2024-07-02
Date de la première publication 2024-10-24
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Buckley, Steven John

Abrégé

Various embodiments of the present technology may provide methods and apparatus for repetitive histogramming. The apparatus may provide a limited number of physical bins to perform multiple histograms on a total number of virtual bins. The apparatus may provide a single physical bin that is used to sweep over the total number of virtual bins.

Classes IPC  ?

  • G01S 7/4861 - Circuits pour la détection, d'échantillonnage, d'intégration ou de lecture des circuits
  • G01S 17/10 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes à modulation d'impulsion interrompues
  • G04F 10/00 - Appareils pour mesurer des intervalles de temps inconnus par des moyens électriques

65.

SIGNALING OPEN DRAIN READBACK FOR FUNCTIONAL SAFETY (FUSA) APPLICATIONS IN POINT OF LOAD (POL) INTEGRATED CIRCUIT

      
Numéro d'application 18349273
Statut En instance
Date de dépôt 2023-07-10
Date de la première publication 2024-10-24
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Debosque, Philippe
  • Joos, Dieter Jozef

Abrégé

Signaling open drain read back for functional safety (FUSA) applications in point of load (POL) integrated circuit. Example embodiments include methods of operating a point of load (POL) device, including: supplying power to a load via a power terminal; selectively conducting, by a field-effect transistor (FET), a current between a signal output terminal of the POL power supply device and a ground terminal of the POL power supply device to drive the signal output terminal to a low-voltage state, thereby communicating a signal; and detecting, by a monitoring circuit in the POL power supply, a status of the signal output terminal to determine whether an external device is communicating the signal on a shared communications line connected to the signal output terminal.

Classes IPC  ?

  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 3/155 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

66.

ULTRA-LOW LATENCY NFMI COMMUNICATION PROTOCOL

      
Numéro d'application 18341993
Statut En instance
Date de dépôt 2023-06-27
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Heubi, Alexander
  • Coenen, Ivo Leonardus

Abrégé

Audio communication methods, devices, and systems are provided with an ultra-low latency communications protocol. One illustrative communication method suitable for a primary hearing instrument includes: transmitting a preamble packet to initiate a wireless connection; after receiving a preamble response packet, wirelessly sending a downlink stream of audio data frames; and wirelessly receiving an uplink stream of audio data frames. The audio data frames of the downlink stream and the uplink stream each consist of a message packet, a check packet, and multiple single-sample audio data packets, and these packets exclude any preambles or sync words. The audio data frame packets of the downlink stream and the uplink stream are interleaved with each other.

Classes IPC  ?

67.

CRYSTAL OSCILLATOR POWER REDUCTION MECHANISM

      
Numéro d'application 18363167
Statut En instance
Date de dépôt 2023-08-01
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Coenen, Ivo Leonardus

Abrégé

Clock sources, apparatuses, and methods for operating crystal oscillators. The method includes determining a first time value indicating an amount of time needed to return a trimming value of the crystal oscillator to a predetermined value. The method also includes determining a second time value indicating an amount of time remaining until a clock signal with a predetermined frequency precision is needed. The method further includes detecting that a difference between the first time value and the second time value is greater than or equal to a predetermined step time. The method also includes incrementing a precision reduction value when the difference between the first time value and the second time value is greater than or equal to the predetermined step time. The method further includes adjusting the trimming value of the crystal oscillator based on a difference between the predetermined value and the precision reduction value.

Classes IPC  ?

68.

METHOD AND APPARATUS FOR DIGITAL, CLOSED-LOOP CONTROL OF CRCM SWITCH-MODE POWER CONVERTERS

      
Numéro d'application 18754858
Statut En instance
Date de dépôt 2024-06-26
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Lind, Anders

Abrégé

A method of setting a synchronous rectifier on-time value includes determining that a time interval has occurred, receiving a number of triangular current mode (TCM) pulses measured during the time interval, and determining a pulse comparison value equal to a number of switching period pulses during the time interval minus the number of TCM pulses during the time interval. The method also includes increasing the synchronous rectifier on-time if the pulse comparison value is greater than or equal to a threshold and decreasing the synchronous rectifier on-time if the pulse comparison value is less than the threshold.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
  • H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont

69.

ADAPTIVE OPTICAL ATTENUATION IN HIGH DYNAMIC RANGE IMAGING

      
Numéro d'application 18607172
Statut En instance
Date de dépôt 2024-03-15
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Skorka, Orit
  • Vanhoff, Barry
  • Ispasoiu, Radu
  • Korobov, Vladimir

Abrégé

Image sensors, imaging systems, and methods for high dynamic range imaging. The image sensor includes image sensor pixels, a light filter, and a controller. The light filter is configured to attenuate transmission of incident light to the image sensor pixels. The controller is configured to set the light filter to a high-transmission state and capture a first image generated by the image sensor pixels during a first exposure. The controller is also configured to set the light filter to a low-transmission state and capture a second image generated by the image sensor pixels during a second exposure. The controller is further configured to combine the first and second images to generate a high dynamic range image. The controller is also configured to adjust an attenuation of the light filter for a next iteration of the low-transmission state based on pixel signals generated during the second exposure.

Classes IPC  ?

  • H04N 23/75 - Circuits de compensation de la variation de luminosité dans la scène en agissant sur la partie optique de la caméra
  • H04N 23/72 - Combinaison de plusieurs commandes de compensation
  • H04N 23/73 - Circuits de compensation de la variation de luminosité dans la scène en influençant le temps d'exposition
  • H04N 23/741 - Circuits de compensation de la variation de luminosité dans la scène en augmentant la plage dynamique de l'image par rapport à la plage dynamique des capteurs d'image électroniques
  • H04N 25/587 - Commande de la gamme dynamique impliquant plusieurs expositions acquises de manière séquentielle, p. ex. en utilisant la combinaison de champs d'image pairs et impairs

70.

Pixel Array Readout Circuitry

      
Numéro d'application 18300027
Statut En instance
Date de dépôt 2023-04-13
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Cowley, Nicholas Paul
  • Velan, Senthil

Abrégé

An image sensor may include an image sensor pixel array. The image sensor pixel array may include active image sensor pixels and non-active image sensor pixels. A line of image sensor pixels may be coupled to readout circuitry. The readout circuitry may use reset level signals from some of the image sensor pixels to obtain a digital average reset level value and may use the digital average reset level value to perform digital-domain correlated double sampling operations for digital image level values from active image sensor pixels in the line of image sensor pixels.

Classes IPC  ?

  • H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
  • H04N 25/703 - Architectures de capteurs SSIS incorporant des pixels pour produire des signaux autres que des signaux d'image

71.

LOW POWER GREEN MODE FOR MULTI-PHASE POWER CONVERTERS

      
Numéro d'application 18300646
Statut En instance
Date de dépôt 2023-04-14
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Almukhtar, Basil

Abrégé

A multi-phase power converter includes a digital ramp pulse modulation controller, a digital constant on-time controller, and a driver stage. The digital ramp pulse modulation controller provides a trigger ramp signal in response to an error signal when the multi-phase power converter is not in a green mode, wherein at least a portion of the digital ramp pulse modulation controller is inactive in the green mode. The digital constant on-time controller provides on-time thresholds and off-time thresholds when the multi-phase power converter is in the green mode. The driver stage provides a plurality of drive signals to a corresponding plurality of power stages in response to the trigger ramp signal when the multi-phase power converter is not in the green mode and to the on-time thresholds and the off-time thresholds when the multi-phase power converter is in the green mode.

Classes IPC  ?

  • H02M 1/00 - Détails d'appareils pour transformation
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques

72.

Method and system of operating a gate driver

      
Numéro d'application 18301952
Numéro de brevet 12191847
Statut Délivré - en vigueur
Date de dépôt 2023-04-17
Date de la première publication 2024-10-17
Date d'octroi 2025-01-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Ptacek, Karel
  • Knop, Jaroslav

Abrégé

Operating a gate driver. At least one example is a method of operating the gate driver, the method comprising: de-asserting a drive-low terminal of the gate driver; starting a single timer within the gate driver; and after expiration of the single timer asserting a drive-high terminal of the gate driver responsive to assertion of an in-high terminal of the gate driver; and then de-asserting the drive-high terminal; starting the single timer; and after a second expiration of the single timer asserting the drive-low terminal responsive to assertion of an in-low terminal of the gate driver.

Classes IPC  ?

  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 7/537 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p. ex. onduleurs à impulsions à un seul commutateur
  • H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande

73.

DISTRIBUTED ELECTROSTATIC DISCHARGE PROTECTION FOR SEMICONDUCTOR DEVICE

      
Numéro d'application 18503052
Statut En instance
Date de dépôt 2023-11-06
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Sakakibara, Mikito

Abrégé

In a general aspect, a circuit includes a first ESD protection circuit having a first terminal and a second terminal, and a second ESD protection circuit having a first terminal and a second terminal. The second terminal of the second ESD protection circuit is coupled with the second terminal of the first ESD protection circuit. The circuit further includes a third ESD protection circuit having a first terminal and a second terminal. The second terminal of the third ESD protection circuit is coupled with the second terminal of the first ESD protection circuit and the second terminal of the second ESD protection circuit.

Classes IPC  ?

  • H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface

74.

ASYMMETRIC OPERATIONAL AMPLIFIER

      
Numéro d'application 18526088
Statut En instance
Date de dépôt 2023-12-01
Date de la première publication 2024-10-17
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Krolak, David
  • Horsky, Pavel

Abrégé

An asymmetric amplifier circuit is disclosed. The amplifier circuit includes an input-stage circuit and an output-stage circuit. The input stage circuit can include a first terminal with a first input impedance and a second terminal with a second input impedance different than the first input impedance. The input-stage circuit may be configured to receive a first input signal on the first input terminal, receive a second input signal on the second input terminal, and generate a first amplified signal and a second amplified signal using the first input signal and the second input signal. The output-stage circuit may be configured to asymmetrically combine the first amplified signal and the second amplified signal to generate an output signal.

Classes IPC  ?

75.

INDUCTIVE ANGULAR POSITION SENSOR

      
Numéro d'application 18194215
Statut En instance
Date de dépôt 2023-03-31
Date de la première publication 2024-10-03
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Bertin, Jacques Jean

Abrégé

An inductive sensor may track an angle of a movable element. In some cases, it is desirable to operate the inductive sensor using battery power so that turns are tracked properly even when power is lost. The disclosed inductive sensor includes circuitry to conserve power, such as a non-resonant driver that allows for fast measurements without wasting energy and a difference encoder that can estimate the angle within a range without the need for digitization and complicated processing.

Classes IPC  ?

  • G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensibleMoyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminéTransducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p. ex. une armature mobile
  • G01B 7/30 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour mesurer des angles ou des cônesDispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour tester l'alignement des axes
  • G01P 3/44 - Dispositifs caractérisés par l'utilisation de moyens électriques ou magnétiques pour mesurer la vitesse angulaire

76.

CLIPS WITH ALIGNMENT FEATURES AND RELATED METHODS

      
Numéro d'application 18194811
Statut En instance
Date de dépôt 2023-04-03
Date de la première publication 2024-10-03
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Caguioa, Roxanna Samson
  • Bitavarra, Aaron Alabin
  • Lagdameo, Creed
  • Aguinaldo, Jr., Victor

Abrégé

Implementations of a clip for a semiconductor package may include at least a first thinned portion coupled with a main portion, the at least first thinned portion extending in a first direction away from the main portion; and at least a second thinned portion coupled with the main portion, the at least second thinned portion extending in a second direction away from the main portion. The first direction may oppose the first direction and the at least first thinned portion may be configured to engage with a first thinned portion of a leadframe and the at least second thinned portion may be configured to engage with a second thinned portion of the leadframe to align the main portion in a desired orientation relative to the leadframe.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

77.

POWER MODULE UTILIZING INJECTABLE CONDUCTIVE COMPONENT FOR DIRECT COOLING

      
Numéro d'application 18295217
Statut En instance
Date de dépôt 2023-04-03
Date de la première publication 2024-10-03
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Yun, Changsun
  • Jeon, Oseob

Abrégé

An injectable conductive component can be used to couple a high-power semiconductor chip assembly to a heat sink, in automotive and industrial applications. The injectable conductive component provides a low-resistance interface material and also acts as a bonding agent. A cavity bounded by the chip assembly and the heat sink can form a container for the injectable conductive component, which remains in a liquid phase during operation of the chip assembly. The container can be formed as a cavity by either removing a portion of the heat sink, or by introducing a spacer between the chip assembly and the heat sink, using a sealing material. The injectable conductive component can be introduced into the cavity by injection through a hole formed in a back side of the heat sink.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/04 - ConteneursScellements caractérisés par la forme
  • H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement

78.

POWER MODULE WITH OVERLAPPING TERMINALS

      
Numéro d'application 18617325
Statut En instance
Date de dépôt 2024-03-26
Date de la première publication 2024-10-03
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Prajuckamol, Atapol
  • Chew, Chee Hiong

Abrégé

A single side direct cooling (SSDC) package is disclosed for use in high-power electronic device modules in electric vehicles and industrial applications. The power modules route large currents through a set of metal power tabs instead of passing high currents through conductive layers of a direct bonded metal structure. By orienting the metal power tabs in a mini-heart design, stray inductance and resistance can both be reduced, thereby improving performance while simultaneously reducing the footprint of the high power module. In addition, wire bonds between chip assemblies in a high-power semiconductor device module can be replaced by solid metal clips that can better withstand high currents and voltages. The SSDC package incorporates the metal power tabs and provides heat dissipation via a metal base plate that includes a heat sink. The heat sink can be immersed in a cooling fluid to provide faster heat dissipation.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

79.

IMAGE SENSOR PACKAGES AND RELATED METHODS

      
Numéro d'application 18602261
Statut En instance
Date de dépôt 2024-03-12
Date de la première publication 2024-10-03
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Onda, Kazumi
  • Goodelle, Jason Paul

Abrégé

An image sensor package may include an image sensor die; an electromagnetic radiation transmissive cover coupled over the image sensor die; and a dam between the image sensor die and the electromagnetic radiation transmissive cover, the dam including a colored additive. The dam may form a space between the image sensor die and the electromagnetic radiation transmissive cover.

Classes IPC  ?

80.

DIE SIDEWALL COATINGS AND RELATED METHODS

      
Numéro d'application 18742204
Statut En instance
Date de dépôt 2024-06-13
Date de la première publication 2024-10-03
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Carney, Francis J.
  • Lin, Yusheng
  • Seddon, Michael J.
  • Chew, Chee Hiong
  • Wang, Soon Wei
  • Kurose, Eiji

Abrégé

Various implementations of a method of forming a semiconductor package may include forming a plurality of notches into the first side of a semiconductor substrate; applying a permanent coating material into the plurality of notches; forming a first organic material over the first side of the semiconductor substrate and the plurality of notches; thinning a second side of the semiconductor substrate opposite the first side one of to or into the plurality of notches; and singulating the semiconductor substrate through the permanent coating material into a plurality of semiconductor packages.

Classes IPC  ?

  • H01L 21/302 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour changer leurs caractéristiques physiques de surface ou leur forme, p. ex. gravure, polissage, découpage
  • H01L 21/48 - Fabrication ou traitement de parties, p. ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes ou
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/12 - Supports, p. ex. substrats isolants non amovibles
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

81.

SEMICONDUCTOR PACKAGE HAVING WETTABLE FLANKS AND RELATED METHODS

      
Numéro d'application 18193847
Statut En instance
Date de dépôt 2023-03-31
Date de la première publication 2024-10-03
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Wang, Soon Wei
  • Liong, Jin Yoong

Abrégé

Implementations of methods of forming semiconductor packages may include coupling a plurality of die to a pad carrier that includes a carrier and a plurality of pads, wire bonding the plurality of die to the plurality of pads, applying a mold compound over the plurality of die, removing the carrier, and singulating a plurality of semiconductor packages.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition

82.

SEMICONDUCTOR DEVICES WITH SINGLE-PHOTON AVALANCHE DIODES AND ISOLATION STRUCTURES

      
Numéro d'application 18673521
Statut En instance
Date de dépôt 2024-05-24
Date de la première publication 2024-09-26
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Gambino, Jeffrey Peter
  • Price, David T.
  • Sulfridge, Marc Allen
  • Mauritzson, Richard
  • Keyes, Michael Gerard
  • Rettmann, Ryan
  • Mcstay, Kevin

Abrégé

An imaging device may include single-photon avalanche diodes (SPADs). To mitigate crosstalk, isolation structures may be formed around each SPAD. The isolation structures may include front side deep trench isolation structures that extend partially or fully through a semiconductor substrate for the SPADs. The isolation structures may include a metal filler such as tungsten that absorbs photons. The isolation structures may include a p-type doped semiconductor liner to mitigate dark current. The isolation structures may include a buffer layer such as silicon dioxide that is interposed between the metal filler and the p-type doped semiconductor liner. The isolation structures may have a tapered portion or may be formed in two steps such that the isolation structures have different portions with different properties. An additional filler such as polysilicon or borophosphosilicate glass may be included in some of the isolation structures in addition to the metal filler.

Classes IPC  ?

83.

MIPI C-PHY and D-PHY Interface with Shared Driver, Equalization, and Data Path Circuitry

      
Numéro d'application 18182644
Statut En instance
Date de dépôt 2023-03-13
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Malakar, Jhankar
  • Raychaudhuri, Arindam

Abrégé

Imaging circuitry may include half-driver sub-circuits configured to support Mobile Industry Processor Interface (MIPI) D-PHY mode and C-PHY mode. Groups of two half-driver sub-circuits can be coupled together in the D-PHY mode, whereas groups of three half-driver sub-circuits can be coupled together in the C-PHY mode. Each half-driver sub-circuit can include one or more pull-up paths and one or more pull-down paths. Each half-driver sub-circuit can include multiple slices, a first portion of which can be operated to pull in a first direction and a second portion of which can be operated to pull in a second direction opposing the first direction to achieve the desired amount of equalization. The half-driver sub-circuits can be employed as the final driver stage of a shared data path architecture supporting both D-PHY and C-PHY modes. The shared data path can include serializers, pre-driver logic, and/or equalization enable blocks.

Classes IPC  ?

  • H04N 25/766 - Capteurs adressés, p. ex. capteurs MOS ou CMOS comprenant des lignes de commande ou de sortie utilisées pour une pluralité de fonctions, p. ex. pour la sortie, la commande, la réinitialisation ou l'alimentation des pixels
  • H04N 25/76 - Capteurs adressés, p. ex. capteurs MOS ou CMOS
  • H04N 25/767 - Lignes de lecture horizontales, multiplexeurs ou registres

84.

CHOPPER-STABILIZED AMPLIFIER

      
Numéro d'application 18185441
Statut En instance
Date de dépôt 2023-03-17
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Stanescu, Cornel D.
  • Veselu, Adrian Constantin

Abrégé

A high-voltage chopper-stabilized amplifier can include two paths to compensate for non-ideal electrical parameters. A first path, leading to a primary input of the amplifier, may include a first mux interface circuit to limit voltages at the primary input of the amplifier. A second path, leading to an auxiliary input of the amplifier, may include a chopper amplifier circuit. Despite the first mux interface circuit, a slew condition on the first path may excite a current in the second path that can negatively affect the signal source. Accordingly, the disclosed amplifier further includes a second mux interface circuit that can decouple the second path while a slew condition. The second mux interface circuit is driven by a window floating comparator, which is supplied according to the voltages on primary input. A settling enhancer circuit keeps, during slew condition, certain nodes on the second path at a reference voltage.

Classes IPC  ?

  • H03F 3/393 - Amplificateurs de courant continu, comportant un modulateur à l'entrée et un démodulateur à la sortieModulateurs ou démodulateurs spécialement conçus pour être utilisés dans de tels amplificateurs comportant uniquement des dispositifs à semi-conducteurs comportant des dispositifs à effet de champ
  • G01R 19/00 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe
  • H03F 3/45 - Amplificateurs différentiels

85.

FULL AG SINTER DISCRETE PREMIUM PACKAGE

      
Numéro d'application 18185514
Statut En instance
Date de dépôt 2023-03-17
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Yuan, Xiaoying
  • Chang, Jie
  • Lee, Keunhyuk

Abrégé

A package includes a semiconductor die attached to a substrate and a mold body encapsulating the semiconductor die. A first portion of a lead is directly bonded to a contact pad on the semiconductor die with no intervening component between the first portion of the lead and the contact pad. A second portion of the lead extends outside the mold body to form an external terminal of the package. The lead is a dual gauge lead with the first portion of the lead having a thickness perpendicular to the contact pad that is smaller than a thickness of the second portion of the lead extending outside the mold body.

Classes IPC  ?

  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/495 - Cadres conducteurs

86.

TRANSISTOR DEVICE HAVING A SOURCE REGION SEGMENTS AND BODY REGION SEGMENTS

      
Numéro d'application 18674507
Statut En instance
Date de dépôt 2024-05-24
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Ogura, Takashi
  • Hiroshima, Takashi
  • Taniguchi, Toshimitsu
  • Burke, Peter A.

Abrégé

In one general aspect, an apparatus can include a first trench disposed in a semiconductor region and including a gate electrode and a second trench disposed in the semiconductor region. The apparatus can include a mesa region disposed between the first trench and the second trench. The apparatus can include a source region segment of a first conductivity type disposed in a first side of the mesa region where the source region segment is included in a plurality of source region segments and where the plurality of source region segments are aligned along the longitudinal axis. The apparatus can include a body region segment of a second conductivity type disposed in a second side of the mesa region opposite the first side of the mesa region and having a portion disposed above the source region segment where the body region segment is included in a plurality of body region segments.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter

87.

Method and system for entering and exiting a frequency clamp mode for variable frequency, offline switch-mode power converters

      
Numéro d'application 18677768
Statut En instance
Date de dépôt 2024-05-29
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Lind, Anders

Abrégé

A controller for controlling a switching power converter having an input for receiving a periodic input signal and an output for providing a substantially constant output voltage to a load includes a monitor device configured to compare a switching time interval or a switching frequency with a predetermined threshold value to obtain a comparison result and a parameter recorder configured to record an entry criteria in response to the comparison result, wherein the entry criteria indicates a transition of the switching power converter from a variable switching frequency state to a constant switching frequency state.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p. ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs

88.

POTENTIOSTAT WITH OFFSET CALIBRATION

      
Numéro d'application 18668450
Statut En instance
Date de dépôt 2024-05-20
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Kanoun, Moez

Abrégé

A rail-to-rail potentiostat may require an offset current in order to support a bidirectional work electrode current at a work electrode. This offset current may improve measurements of the work electrode current made a dual-slope analog-to-digital converter, especially when the work electrode current is small, but can also lead to inaccuracies (e.g., due to a temperature coefficient) if it is not properly calibrated. Accordingly, bidirectional potentiostat is disclosed that can be configured in a normal configuration for measurement of a work electrode current or a calibration configuration for measurement (i.e., calibration) of an offset current. The reconfigurability allows calibrations to be taken as needed, on a schedule, or as specified by a user. The reconfigurability can also allow for maintaining a work electrode voltage and a work electrode current during calibration so that an electrochemical experiment using a cell coupled to the bidirectional potentiostat is unaffected by the calibration.

Classes IPC  ?

  • G01N 27/417 - Systèmes utilisant des cellules et des sondes à électrolyte solide
  • G01N 27/416 - Systèmes
  • H03F 3/347 - Amplificateurs de courant continu dans lesquels tous les étages sont couplés en courant continu comportant uniquement des dispositifs à semi-conducteurs dans des circuits intégrés

89.

OUTPUT OVERVOLTAGE PROTECTION FOR A TOTEM POLE POWER FACTOR CORRECTION CIRCUIT

      
Numéro d'application 18669320
Statut En instance
Date de dépôt 2024-05-20
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Mesa, Armando Gabriel
  • Hari, Ajay

Abrégé

During a light load (or no-load) operation of a totem pole power factor correction circuit (i.e., PFC), a pulse width modulation (PWM) controller can operate in a skip mode. Further, the PWM controller may disable portions of the PFC to reduce standby power consumption. In this mode, and in this disabled configuration, the output of the PFC may be peak charged over time to a voltage that could be damaging or destructive. This peak charging results from the PFC circuit's inability to fully charge/discharge EMI capacitors between half cycles of the input line voltage. The present disclosure provides circuits and methods to fully charge/discharge the EMI capacitors to prevent peak charging the output.

Classes IPC  ?

  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 1/44 - Circuits ou dispositions pour corriger les interférences électromagnétiques dans les convertisseurs ou les onduleurs

90.

SEMICONDUCTOR PACKAGE AND RELATED METHODS

      
Numéro d'application 18676316
Statut En instance
Date de dépôt 2024-05-28
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

Implementations of image sensor packages may include an image sensor chip, a first layer including an opening therethrough coupled to a first side of the image sensor chip, and a optically transmissive cover coupled to the first layer. The optically transmissive cover, the first layer, and the image sensor chip may form a cavity within the image sensor. The image sensor package may also include at least one electrical contact coupled to a second side of the image sensor chip opposing the first side and an encapsulant coating an entirety of the sidewalls of the image sensor package.

Classes IPC  ?

91.

METHODS AND SYSTEM FOR POSITION STABILIZATION

      
Numéro d'application 18677110
Statut En instance
Date de dépôt 2024-05-29
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Abe, Koichi

Abrégé

Various embodiments of the present technology may provide methods and systems for position stabilization. The methods and systems for position stabilization may be integrated within an electronic device. An exemplary system may include a driver circuit responsive to a gyro sensor and a feedback signal from an actuator. The driver circuit may be configured to calibrate a gain applied to a drive signal based on the posture of the electronic device.

Classes IPC  ?

  • G02B 27/64 - Systèmes pour donner des images utilisant des éléments optiques pour la stabilisation latérale et angulaire de l'image
  • G01P 15/18 - Mesure de l'accélérationMesure de la décélérationMesure des chocs, c.-à-d. d'une variation brusque de l'accélération dans plusieurs dimensions
  • G02B 7/09 - Montures, moyens de réglage ou raccords étanches à la lumière pour éléments optiques pour lentilles avec mécanisme de mise au point ou pour faire varier le grossissement adaptés pour la mise au point automatique ou pour faire varier le grossissement de façon automatique
  • H02P 7/025 - Dispositions pour réguler ou commander la vitesse ou le couple de moteurs électriques à courant continu les moteurs à courant continu étant du type linéaire les moteurs à courant continu étant du type à bobine mobile, p. ex. moteurs de bobine acoustique

92.

JET IMPINGEMENT COOLING FOR HIGH POWER SEMICONDUCTOR DEVICES

      
Numéro d'application 18677352
Statut En instance
Date de dépôt 2024-05-29
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Galloway, Jesse Emmett

Abrégé

A jet impingement cooling assembly for semiconductor devices includes a heat exchange base having an inlet chamber and an outlet chamber. An inlet connection may be in fluid connection with the inlet chamber, while an outlet connection may be in fluid connection with the outlet chamber. A jet plate may be coupled to the inlet chamber, and a jet pedestal may be formed on the jet plate and having a raised surface with a jet nozzle formed therein.

Classes IPC  ?

  • H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
  • H01L 23/38 - Dispositifs de refroidissement utilisant l'effet Peltier
  • H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles

93.

METHOD AND SYSTEM OF REDUCING TOTAL HARMONIC DISTORTION OF POWER-FACTOR CORRECTION CONVERTERS

      
Numéro d'application 18182518
Statut En instance
Date de dépôt 2023-03-13
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Eum, Hyunchul
  • Hwang, Minha
  • Chopra, Dhruv

Abrégé

Reducing total harmonic distortion of power-factor correction switching converters. At least one example is a method of operating a power-factor-correction (PFC) converter, the method comprising: charging an inductance of the PFC converter, thereby creating a charge mode; asserting, during the charge mode, an initial-reset signal by a reset circuit implementing voltage-mode control; ending the charge mode a compensated time after assertion of the initial-reset signal, the compensated time inversely proportional to a magnitude of an input voltage of the PFC converter; and then discharging the inductance of the PFC converter.

Classes IPC  ?

  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
  • H02M 1/12 - Dispositions de réduction des harmoniques d'une entrée ou d'une sortie en courant alternatif

94.

NANOPHOTONIC HIGH DYNAMIC RANGE SENSOR PIXEL

      
Numéro d'application 18183106
Statut En instance
Date de dépôt 2023-03-13
Date de la première publication 2024-09-19
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Ispasoiu, Radu
  • Borthakur, Swarnal
  • Lee, Byounghee

Abrégé

Image sensor pixels, imaging systems, and methods for constructing image sensor pixels. The image sensor pixel includes a high-light photodetector, a plurality of low-light photodetectors, and a spectral router. The plurality of low-light photodetectors is positioned around the high-light photodetector. The spectral router is positioned above the high-light photodetector and the plurality of low-light photodetectors. The spectral router is configured to route a portion of light received at the spectral router to one or more of the plurality of low-light photodetectors.

Classes IPC  ?

  • H04N 23/55 - Pièces optiques spécialement adaptées aux capteurs d'images électroniquesLeur montage
  • H04N 25/13 - Agencement de matrices de filtres colorés [CFA]Mosaïques de filtres caractérisées par les caractéristiques spectrales des éléments filtrants

95.

DISCRETE DUAL PADS FOR A CIRCUIT

      
Numéro d'application 18181950
Statut En instance
Date de dépôt 2023-03-10
Date de la première publication 2024-09-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chang, Jie
  • Yuan, Xiaoying
  • Lee, Keunhyuk
  • Teysseyre, Jerome
  • Gu, Leo

Abrégé

Implementations of high-power semiconductor device modules are described, including automotive power transistor assemblies for use in power amplifier circuits such as a cascode circuit. In some implementations, power amplifier circuit components are provided on separate semiconductor die attached to discrete dual die attach pads. A separation between the die attach pads, as well as a through-hole, provide sufficient isolation between the die to permit operation of the circuit at high voltages without relying on a thick multi-layer direct bond copper (DBC) isolation structure. In some implementations, higher voltage operation can be supported by a thin multi-layer, resin coated copper DAP in which the top layer is split.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 21/56 - Encapsulations, p. ex. couches d’encapsulation, revêtements
  • H01L 23/31 - Encapsulations, p. ex. couches d’encapsulation, revêtements caractérisées par leur disposition
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe

96.

SEMICONDUCTOR DEVICE AND METHOD OF INTEGRATING POWER MODULE WITH INTERPOSER AND OPPOSING SUBSTRATES

      
Numéro d'application 18668408
Statut En instance
Date de dépôt 2024-05-20
Date de la première publication 2024-09-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Zhou, Jinchang
  • Lin, Yusheng
  • Liu, Mingjiao

Abrégé

A semiconductor device has an interposer including a plurality of conductive vias formed through the interposer. A first semiconductor die is disposed over the interposer. A second semiconductor die is disposed over a first substrate. The first semiconductor die and second semiconductor die are power semiconductor devices. The interposer is disposed over the second semiconductor die opposite the first substrate. A second substrate is disposed over the first semiconductor die opposite the interposer. The first substrate and second substrate provide heat dissipation from the first semiconductor die and second semiconductor die from opposite sides of the semiconductor device. A plurality of first and second interconnect pads is formed in a pattern over the first semiconductor die and second semiconductor die. The second interconnect pads have a different area than the first interconnect pads to aid with alignment when stacking the assembly.

Classes IPC  ?

  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/11 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans une seule des sous-classes , , , , ou , p. ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés les dispositifs étant d'un type prévu dans la sous-classe
  • H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
  • H10N 30/50 - Dispositifs piézo-électriques ou électrostrictifs avec une structure empilée ou multicouche

97.

ADAPTIVE VOLTAGE SCALING WITH BODY BIASING

      
Numéro d'application 18338288
Statut En instance
Date de dépôt 2023-06-20
Date de la première publication 2024-09-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Coenen, Ivo Leonardus

Abrégé

Integrated circuits on semiconductor substrates and methods for operating integrated circuits on semiconductor substrates. The method includes adjusting a clock signal, generated by a clock circuit, from a first frequency to a second frequency. The method also includes adjusting a digital supply voltage, generated by a digital supply voltage converter, to a predetermined maximum value for the second frequency. The method further includes adjusting a body biasing voltage, generated by a body voltage converter, to a predetermined value for the second frequency. The method also includes determining, by a controller, speed margins based on logic speed measurements from a logic gate delay line. The method further includes decreasing the digital supply voltage until the speed margins are less than a predetermined threshold margin. The clock circuit, the digital supply voltage converter, the body voltage converter, the controller, and the logic gate delay line are implemented on the semiconductor substrate.

Classes IPC  ?

  • G06F 1/3296 - Économie d’énergie caractérisée par l'action entreprise par diminution de la tension d’alimentation ou de la tension de fonctionnement
  • G06F 1/08 - Générateurs d'horloge ayant une fréquence de base modifiable ou programmable
  • G06F 1/324 - Économie d’énergie caractérisée par l'action entreprise par réduction de la fréquence d’horloge

98.

SINTERING FILM FRAMES AND RELATED METHODS

      
Numéro d'application 18179072
Statut En instance
Date de dépôt 2023-03-06
Date de la première publication 2024-09-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Lee, Dukyong
  • Yan, Hao
  • Feng, Kun

Abrégé

Implementations of a sintering film frame may include a frame including an outer perimeter and an inner perimeter, the inner perimeter defining an opening through the frame; a position detection opening through the frame; at least two alignment holes through the frame; and a frame identifier on a side of the frame.

Classes IPC  ?

  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

99.

OPTICAL SENSOR PACKAGE

      
Numéro d'application 18179744
Statut En instance
Date de dépôt 2023-03-07
Date de la première publication 2024-09-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsieh, Yu-Te

Abrégé

An optical sensor module includes a transparent lid spaced apart from the optical sensor die by a protective dam. The dam can be formed by photosensitive epoxy materials that can be patterned using a photolithography process. The epoxy materials can change between liquid and solid phases during assembly, and then can be fully hardened by curing. The protective dam can be formed as a single layer, or as a multi-layer stack of epoxy materials, in which the layers may have different properties. In some implementations, the epoxy dam acts as a spacer that provides a substantially uniform gap to minimize a tilt angle of the transparent lid with respect to the optical sensor.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 23/00 - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

100.

Image Sensor Signal Path Routing

      
Numéro d'application 18180511
Statut En instance
Date de dépôt 2023-03-08
Date de la première publication 2024-09-12
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Cowley, Nicholas Paul
  • Talbot, Andrew David
  • Spinks, Stephen James

Abrégé

An image sensor may include an image sensor pixel array. The image sensor pixel array may include active image sensor pixels and non-active image sensor pixels. A line of peripheral image sensor pixels may be coupled to a corresponding interconnect structure via a pixel signal path. The pixel signal path may include portions that overlap pass-through pixels and a keep-out region beyond an edge of the image sensor pixel array. Multiple interconnect structures may connect the image sensor pixel array implemented on a first integrated circuit die to pixel control and readout circuitry on a second integrated circuit die.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H04N 25/702 - Architectures de capteurs SSIS caractérisées par une disposition non identique, non équidistante ou non plane des pixels
  • H04N 25/703 - Architectures de capteurs SSIS incorporant des pixels pour produire des signaux autres que des signaux d'image
  • H04N 25/78 - Circuits de lecture pour capteurs adressés, p. ex. amplificateurs de sortie ou convertisseurs A/N
  1     2     3     ...     51        Prochaine page